[发明专利]一种首尾次序耦合环式阵列集成电感

说明书

技术领域

本发明涉及一种适合于多相交错并联变换器中使用的耦合电感，具体说是一种首尾次序耦合环式阵列集成电感。

背景技术

近年来，开关电源朝着低电压、大电流、体积小、重量轻、效率高、扁平化和集成化方向发展。多相交错并联变换器拓扑正是顺应这一发展趋势而提出的，多相交错并联拓扑结构增大了输出电流，减小了开关器件容量，降低了变换器的输出纹波。为了适应开关电源越来越快的动态响应速度，将多相交错并联变换器的各相储能电感进行耦合，是提高开关电源动态响应速度的有效途径之一。目前，多相交错并联变换器储能电感的耦合方法大都是使用一块磁芯实现各相电感的反向耦合，当相数多于两相时，必须采用特制磁芯来实现，这种特制磁芯随着相数增多，各相电感量不平衡度将增加；另有一些电感耦合集成的方法均是针对某一种多相交错并联变换器而设计的，缺乏通用性。

在多相交错并联变换器各相电感耦合集成拓扑中，首尾次序耦合是一种有效改善变换器动态响应与稳态纹波的电感耦合方法，本发明提供的一种环式阵列集成电感设计结构，用于实现各相电感的首尾次序耦合，具有适合于n相交错并联变换器的通用性。

发明内容

本发明的目的是为了解决多相交错并联变换器耦合电感的首尾次序耦合集成设计通用性的需要，采用环式阵列化磁集成技术。特别提供了一种首尾次序耦合环式阵列集成电感。

本发明解决其技术问题所采用的技术方案是：一种首尾次序耦合环式阵列集成电感，由2n个阵列化磁芯单元构成，其中n个磁芯实现n相电感的耦合，位于n边形的顶点位置，另外n个磁芯实现每相耦合电感漏感的调节，位于n边形的边线中间位置，n为交错并联变换器的相数；每个阵列化单元电感绕组匝数根据所需电感量的大小，针对所选择的磁芯型号来确定。漏感调节磁芯位于相邻两个耦合磁芯中间。阵列化磁芯形状为包括平面矩形磁芯的各种磁芯，绕组为包括PCB绕组的各种绕组。

本发明的有益效果为：解决了利用一块磁芯实现多相交错并联变换器耦合电感时各相电感不平衡度将增加问题，得到了首尾次序耦合集成设计的通用性，同时利用阵列式磁芯降低磁性器件热损耗。

附图说明

附图1是阵列化单元电感绕组匝数为1匝的环形磁芯构成的三电感首尾次序耦合环式集成阵列。

附图2是阵列化单元电感绕组匝数为1匝的环形磁芯构成的四电感首尾次序耦合环式集成阵列。

附图3是阵列化单元电感绕组匝数为m匝的环形磁芯构成的三电感首尾次序耦合环式集成阵列。

附图4是阵列化单元电感绕组匝数为m匝的环形磁芯构成的四电感首尾次序耦合环式集成阵列。

具体实施方式

下面结合附图对本发明作进一步的描述，但本发明保护范围不限于下述实施例，本发明的各磁芯位置可以根据需要调整，不完全限于正多边形顶点与边的位置。

图1和图2示出了本发明的阵列化单元电感绕组匝数为1匝的环形磁芯构成的绕组首尾次序耦合环式3个与4个电感集成阵列。耦合磁芯位于正三角形、正方形及正六边形的顶点位置，相邻相绕组利用耦合磁芯实现反向耦合；漏感调节磁芯位于正边形的边线中间位置。

图3~图4示出了本发明的阵列化单元电感绕组匝数为m匝的环形磁芯构成的绕组首尾次序耦合环式3个与4个电感集成阵列。耦合磁芯位于正三角形、正方形及正六边形的顶点位置；漏感调节磁芯位于正边形的边线中间位置。图3中，由端子1A1和3A2构成集成电感1；由端子2A2和3B2构成集成电感2；由端子1B1和2B2构成集成电感3。图4中，由端子1B1和2A1构成集成电感1；由端子2B1和3B2构成集成电感2；由端子3A2和4B2构成集成电感3；由端子4A2和1A1构成集成电感4。