[发明专利]一种应用于功率切换器电路的半导体封装结构

说明书

本案是分案申请

原案发明名称：一种应用于功率切换器电路的半导体封装结构

原案申请号：201010127101.7

原案申请日：2010年2月25日。

技术领域

本发明涉及一种半导体封装，尤其是指一种将多个芯片以及电容等电路元件均封装在同一半导体封装内的应用于功率切换器电路的半导体封装结构。

背景技术

如图1所示，为由2个N型MOSFET连接形成的功率切换器的电路图，其中高端MOSFET（HS）的漏极D1连接Vin端，其源极S1连接低端MOSFET（LS）的漏极D2，而低端MOSFET的源极S2则连接Gnd端。通常，在该功率切换器的Vin-Gnd两端之间还并联设置有一个旁路电路C，该电容的设置是为了压制功率切换器启动时电压的冲激，以增进该功率切换器的性能。更进一步，如图2所示，在高端MOSFET的栅极G1和低端MOSFET的栅极G2的两端并联连接一功率控制器（PIC），则形成一直流-直流（DC-DC）转换器。

理想的情况是，该旁路电容C的设置位置距离所述的2个N型MOSFET越近越好，因为当该旁路电容C越靠近MOSFET，那么所产生的寄生电感就越小，且该电容C对压制功率切换器的启动电压的效果则越明显，如果该电容C所处的位置距离MOSFET较远的话，该电容对功率切换器的影响将越不明显。

但是，在目前的半导体封装技术中，都是将2个MOSFET封装在同一半导体封装内形成功率切换器，再在该封装外部并联连接旁路电路C以及PIC芯片，由此，导致旁路电容C的设置位置距离MOSFET相对较远，无法更好的发挥其作用。

综上所述，非常有必要提出一种新的半导体封装结构，可以同时将2个MOSFET封装在同一个半导体封装中，以减低功率切换器组装时元件的数量，并节省封装空间；更理想的情况是可以同时将2个MOSFET以及旁路电容，甚至是PIC等多个电路元件混合封装在同一个半导体封装中，形成独立的功率切换器或者是独立的DC-DC转换器，有效减小各个电路元件之间的设置距离，从而在提高功率切换器或者是DC-DC转换器的性能的同时，也有效减少了整个半导体组件封装结构的尺寸。

发明内容

本发明的目的是提供一种应用于功率切换器电路的具有多芯片的半导体封装结构，其可将多个半导体芯片封装在同一个半导体封装中以减少功率切换器组装时元件的数量，并节省封装空间；本发明更进一步的目的是提供一种具有多芯片及电容的混合半导体封装结构，其可将多个半导体芯片以及一旁路电容同时封装在同一个半导体封装中，形成独立的半导体器件，并有效提高其性能，同时也减小半导体封装的尺寸。

为了达到上述目的，本发明的技术方案是提供一种应用于功率切换器电路的具有多芯片的半导体封装结构，该半导体封装结构包含：

引线框架，其具有一载片台和若干引脚；该所述的引脚包含低端栅极引脚、低端源极引脚、高端栅极引脚和高端漏极引脚；

高端MOSFET芯片和低端MOSFET芯片，分别具有底部漏极区域、顶部栅极区域和顶部源极区域；其中：

所述的低端MOSFET芯片的底部漏极粘接贴附在载片台上，形成电性连接；该低端MOSFET芯片的顶部栅极区域通过金属连接体连接键合至低端栅极引脚，形成电性连接；该低端MOSFET芯片的顶部源极区域通过金属连接体连接键合至低端源极引脚，形成电性连接；

所述的高端MOSFET芯片堆叠在低端MOSFET芯片的顶部源极区域上，该高端MOSFET芯片的底部漏极与该低端MOSFET芯片的顶部源极之间相互绝缘，无电性连接；该高端MOSFET芯片的底部漏极通过金属连接体键合至高端漏极引脚，形成电性连接；该高端MOSFET芯片的顶部栅极区域通过金属连接体连接键合至高端栅极引脚，形成电性连接；该高端MOSFET芯片的顶部源极区域通过金属连接体连接键合至载片台，使得该高端MOSFET芯片的顶部源极与低端MOSFET芯片的底部漏极形成电性连接，从而形成可广泛应用于功率切换器的多芯片的半导体封装。

所述的低端栅极引脚、低端源极引脚、高端栅极引脚和高端漏极引脚均与载片台分隔，无电性连接。