[发明专利]LDMOS器件及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种LDMOS器件；本发明还涉及一种LDMOS器件的制造方法。

背景技术

图1是现有LDMOS器件结构示意图；以N型LDMOS器件为例，现有LDMOS器件形成于P型硅衬底（P-sub）101上，硅衬底101上形成于浅沟槽隔离（STI）102，所述浅沟槽隔离102用于将各有源区隔离。在所述硅衬底101上形成有N型深阱（DNW）103，由一P阱组成的沟道区（P-body）104形成于所述N型深阱103中，由一N型掺杂区组成的N型漂移区（N-drift）105形成于所述N型深阱103中，所述N型漂移区105和所述沟道区104直接接触或者通过所述N型深阱103接触连接。在硅衬底101表面形成有由栅氧化层和多晶硅栅108组成的栅极结构，多晶硅栅108覆盖在所述沟道区104表面并延伸到所述N型漂移区105的表面上方，被所述多晶硅栅108所覆盖的所述沟道区104的表面用于形成沟道。N+区组成的源区107a形成于所述沟道区104中并和所述多晶硅栅108的一侧自对准，N+区组成的漏区107b形成于所述N型漂移区105中并和所述多晶硅栅108的另一侧相隔一段距离。在所述沟道区104中还形成有P+掺杂区107c，所述P+掺杂区107c用于引出所述沟道区104并作为背栅电极的接触区域；图1中所述P+掺杂区107c和所述源区107a之间隔离有一个浅沟槽隔离102。P阱106形成于硅衬底101中并将LDMOS器件环绕包围，P阱106组成隔离环，P+掺杂区107d用于引出隔离环。

由图1可以看出，当LDMOS器件的漏区连接反向偏压时，从沟道区104到漏区107b之间的所述N型漂移区105用于承担在漏区所加的反向偏压，即在漏区连接反向高压时，通过沟道区104和N型漂移区105之间的形成PN结会反向偏置而形成耗尽区，且需要通过对N型漂移区105的掺杂浓度进行调整从而使耗尽区大部分位于N型漂移区105中，从而使得N型漂移区105能够承担在漏区所加的反向偏压。由图1可以看出，沟道区104的底部为所述N型深阱103，无法从底部对沟道区104进行耗尽，沟道区104只能通过其侧面的沟道区104一个方向来进行耗尽,所以现有技术中为了要提高器件的击穿电压（BV），现有方法只能通过降低所述N型漂移区105的浓度来实现。但是所述N型漂移区105的浓度的降低又会使LDMOS器件在导通时的电阻即Rdson增加。因此如何能同时提高LDMOS器件的击穿电压以及降低器件的源漏导通电阻是非常重要的一个课题。

发明内容

本发明所要解决的技术问题是提供一种LDMOS器件，能提高器件击穿电压的同时大幅度降低器件的导通电阻、并提高器件的驱动电流，且工艺简洁、廉价以及稳定性高；为此，本发明还提供一种LDMOS器件的制造方法。

为解决上述技术问题，本发明提供的LDMOS器件包括：

形成于硅衬底中的第一导电类型深阱，所述第一导电类型深阱覆盖于整个LDMOS器件的形成区域。

在所述第一导电类型深阱上方形成有第二导电类型阱，所述第二导电类型阱的底面和所述第一导电类型深阱顶面相接触，所述第二导电类型阱的顶面延伸到所述硅衬底表面；所述第二导电类型阱是在整个所述LDMOS器件的形成区域进行离子注入形成的阱区。

第一导电类型阱，所述第一导电类型阱位于所述第二导电类型阱的部分区域中，所述第一导电类阱的底面和所述第一导电类型深阱的顶面接触。

第一导电类型漂移层，所述第一导电类型漂移层覆盖在所述第一导电类型阱的顶面并延伸到所述第一导电类型阱的周侧的所述第二导电类型阱的表面，且延伸到所述第一导电类型阱的周侧的所述第一导电类型漂移层的侧面和底面都和所述第二导电类型阱相接触；所述第一导电类型漂移层的结深小于所述第一导电类型阱的结深，所述第一导电类型漂移层的掺杂浓度大于所述第一导电类型阱的掺杂浓度。

栅极结构，包括依次形成于所述硅衬底表面的栅介质层和多晶硅栅；所述栅极结构覆盖部分所述第二导电类型阱表面并延伸到所述第一导电类型漂移层表面上，被所述栅极结构所覆盖的所述第二导电类型阱表面用于形成沟道。

第一导电类型掺杂的源区，形成于所述第二导电类型阱表面并和所述栅极结构的一侧自对准。

第一导电类型掺杂的漏区，形成于所述第一导电类型漂移层表面并和所述栅极结构的另一侧相隔一段距离。