[发明专利]避免硬件事件预定序列触发的计算机处理器中的处理缺陷

说明书

技术领域

本发明涉及计算机处理器性能，并且更具体地涉及一种用于在计算机处理器中的避免处理缺陷的系统和方法。

背景技术

现代微处理器的功能性增加已经引起更复杂的处理器设计和架构特征。增加的复杂性可能使微处理器更易受设计缺陷影响。出于经济和制造原因，这样的设计缺陷不能都通过硬件来修复，因此希望构建可以通过内置功能避免缺陷的微处理器。现有技术解决方案已经无法完全解决如下问题，即，避免在处理器上引起处理缺陷的情况。

发明内容

因而，本发明的一个示例方面是一种避免在由硬件事件的预定序列触发的计算机处理器中的处理缺陷的方法。该方法包括检测步骤，用于检测硬件事件的预定序列将在计算机处理器处出现。执行步骤由计算机处理器执行第一上电复位过程。计算机处理器响应于检测到硬件事件序列来初始化为在计算机存储器中存储的第一状态。

本发明的另一示例是一种用于避免在由硬件事件的预定序列触发的计算机处理器中的处理缺陷的系统。该系统包括检测单元和上电复位单元。检测单元确定硬件事件的预定序列将在计算机处理器处出现。上电复位单元在计算机处理器维持功率之时响应于检测到硬件事件序列而将计算机处理器初始化为在计算机存储器中存储的第一状态。

本发明的又一示例是一种用于避免在由硬件事件的预定序列触发的计算机处理器中的处理缺陷的计算机程序产品。该计算机程序产品包括：计算机可读程序代码，被配置用于检测硬件事件的预定序列将在计算机处理器处出现；并且计算机处理器执行第一上电复位过程，使得计算机处理器响应于检测到硬件事件的序列来初始化为在计算机存储器中存储的第一状态。

附图说明

在说明书末尾处的权利要求中具体指出地并且清楚地要求保护被视为本发明的主题内容。本发明的前述和其它目的、特征以及优点从结合附图进行的以下具体描述中变得清楚，在附图中：

图1示出根据本发明的一个实施例的用于避免在硬件事件的预定序列触发的计算机处理器中的处理缺陷的系统。

图2示出根据本发明的一个实施例的避免在硬件事件的预定序列触发的计算机处理器中的处理缺陷的方法。

图3示出本发明设想的用于避免计算机处理器中的处理缺陷的系统的另一实施例。

具体实施方式

参照本发明的实施例描述本发明。贯穿本发明的描述，参照图1-图3。在参照附图时，用相似标号指示贯穿示出的相似结构和单元。

图1是根据本发明的一个实施例的用于避免在由硬件事件的预定序列112触发的计算机处理器104中的处理缺陷的系统102。系统102包括检测单元110和上电复位单元108。

检测单元110确定硬件事件的预定序列112将在计算机处理器104处出现。上电复位单元108将计算机处理器104初始化为在计算机存储器106中存储的第一状态118。上电复位单元108响应于检测到硬件事件序列112来初始化，同时在计算机处理器104处维持功率。上电复位单元108允许计算机处理器104在从低功率模式脱离时对自身进行初始化。上电复位单元108也可以用来利用新设置来重新初始化芯片。

系统102可以包括指令高速缓存114，该指令高速缓存包含将由计算机处理器104执行的计算机指令116。另外，确定硬件事件的预定序列112将在计算机处理器104处出现包括：检测特定计算机指令序列116在指令高速缓存114处被加载。

在一个实施例中，计算机处理器104通过清除计算机处理器104的指令高速缓存114来初始化为第一状态118。在另一实施例中，计算机处理器104通过改变计算机处理器104的操作频率来初始化为第一状态118。在又一实施例中，计算机处理器104通过改变计算机处理器104的指令高速缓存114的深度来初始化为第一状态118。

系统102可以包括检测单元110，其被进一步被配置用于在将计算机处理器104初始化为第一状态118之后，确定硬件事件的预定序列112是否将出现在计算机处理器104处。另外，上电复位单元108可以被配置用于将计算机处理器104初始化为在计算机存储器106中存储的第二状态120。如果在将计算机处理器104初始化为第一状态118之后硬件事件的预定序列112不再在计算机处理器104处出现，则计算机处理器104可以初始化为第二状态120。第二状态120是在将计算机处理器104初始化为第一状态118之前的计算机处理器104的状态。

在一个实施例中，将计算机处理器104初始化为第二状态120包括从计算机存储器106加载第二状态120。