[发明专利]存储器阵列及均衡其数字线的方法

权利要求书

1.一种均衡配置成开放数字线架构的存储器装置中的数字线的方法，其包含：

将存储器子阵列的第一数字线的端接端耦合到均衡参考；及

至少部分地同时将所述存储器子阵列的第二数字线的非端接端耦合到所述第一数字线的所述端接端，其中所述第一数字线与所述第二数字线邻近于彼此，并且其中所述端接端耦合到感测放大器且所述非端接端耦合具有到另一感测放大器的最高阻抗路径。

2.根据权利要求1所述的方法，其进一步包含至少部分地同时从所述存储器子阵列的所述第一数字线的非端接端均衡所述存储器子阵列的所述第一数字线。

3.根据权利要求1所述的方法，其中耦合所述第二数字线的所述非端接端进一步包含经由配置在所述开放数字线架构的数字线间距的一半处的传送晶体管耦合所述第二数字线的所述非端接端。

4.根据权利要求1所述的方法，其中耦合所述第一数字线的所述端接端进一步包含经由配置在所述开放数字线架构的数字线间距的一半处的传送晶体管将所述第一数字线的所述端接端耦合到所述均衡参考。

5.根据权利要求1所述的方法，其中将所述第一数字线的所述端接端耦合到所述均衡参考与将所述第二数字线的所述非端接端耦合到所述第一数字线同时发生。

6.根据权利要求1所述的方法，其中将所述第一数字线的所述端接端耦合到所述均衡参考发生在将所述第二数字线的所述非端接端耦合到所述第一数字线的一部分期间。

7.根据权利要求1所述的方法，其进一步包含至少部分地同时将所述第二数字线的所述非端接端与直接邻近于所述第二数字线的第三数字线的端接端耦合。

8.一种存储器阵列，其包含：

存储器子阵列，其配置成开放数字线架构；及

均衡电路，其包括经配置以将第一数字线的端接端耦合到均衡参考的均衡传送晶体管，且进一步包括均衡升压电路，所述均衡升压电路包括经配置以将第二数字线的非端接端耦合到所述第一数字线的所述端接端的第一均衡升压传送晶体管，所述第一数字线与所述第二数字线邻近于彼此，其中所述端接端耦合到感测放大器且所述非端接端耦合具有到另一感测放大器的最高阻抗路径。

9.根据权利要求8所述的存储器阵列，其中所述均衡电路经配置以均衡所述存储器子阵列中的多个数字线。

10.根据权利要求8所述的存储器阵列，其中所述均衡电路根据所述存储器子阵列的布局尺寸形成。

11.根据权利要求10所述的存储器阵列，其中所述均衡传送晶体管及所述第一均衡升压传送晶体管各自配置在小于所述存储器子阵列中的数字线间距处。

12.根据权利要求10所述的存储器阵列，其中所述均衡传送晶体管及所述第一均衡升压传送晶体管各自配置在所述开放数字线架构的数字线间距的一半处。

13.根据权利要求10所述的存储器阵列，其中所述均衡电路配置在所述存储器子阵列的边缘处且制作为所述存储器子阵列的延伸部。

14.根据权利要求8所述的存储器阵列，其中所述均衡传送晶体管经配置以响应于均衡信号而将所述第一数字线的所述端接端耦合到所述均衡参考。

15.根据权利要求14所述的存储器阵列，其中所述第一均衡升压传送晶体管经配置以响应于第一均衡升压信号而将所述第二数字线的所述非端接端耦合到所述第一数字线的所述端接端。

16.根据权利要求15所述的存储器阵列，其中所述均衡信号与所述第一均衡升压信号可同时断言。

17.根据权利要求16所述的存储器阵列，其中所述第一均衡升压信号可断言比所述均衡信号短的持续时间。

18.根据权利要求8所述的存储器阵列，其中所述均衡电路进一步包括第二均衡电路，所述第二均衡电路包括经配置以将所述第二数字线的所述非端接端与第三数字线的端接端耦合的第二均衡升压传送晶体管。

19.根据权利要求18所述的存储器阵列，其中所述第三数字线邻近所述第二数字线。

20.根据权利要求8所述的存储器阵列，其中所述第一数字线的所述端接端包括将所述第一数字线与所述第一均衡升压传送晶体管耦合的延伸部分。