[发明专利]一种隧穿场效应浮栅晶体管及其制造方法

说明书

技术领域：

本发明涉及半导体器件技术领域，具体地说是涉及一种在隧穿场效应晶体管基础上将超薄栅氧与P-N结二极管相结合所形成的低功耗半导体器件，以及这种器件的制造方法。

背景技术：

金属-氧化物-硅场效应晶体管（MOSFET）被普遍应用于各种电子产品之中，随着集成电路技术的发展，MOSFET的尺寸越来越小，单位阵列上的晶体管密度也越来越高，但随之而来的短沟通效应导致的漏电现象也愈加明显，如何降低便捷设备的功耗，成为半导体技术领域的一个研究热点。

与MOSFET发展对应的有非挥发性存储器，非挥发性存储器是指器件在没有供电的情况下数据仍能被保存而不会丢失，这种器件的数据写入或擦写都需要电流通过一层厚度仅为几纳米的氧化硅介质，并将电子注入导电性能的多晶硅浮栅结构的浮栅晶体管，其数据的擦写需要较高的操作电压（～20V）及较长的时间（微秒级）。

中国专利CN101556957公开了一种半导体存储器件及其制造方法，该半导体存储器件将隧穿场效应管（TFET）和浮栅器件结合起来，构成一种全新的“半浮栅”结构的器件，被称为半浮栅晶体管（Semi-Floating gate transistor，SFG）。相比较传统的浮栅晶体管的擦写操作都是通过外加高电压来控制电子隧穿过绝缘介质层，半浮栅晶体管采用了硅体内TFET的量子隧穿效应、以及采用p-n结二极管来替代传统的氧化硅数据擦写窗口，可以将操作电压降低至2V，数据的单次擦、写操作时间可达到1.3纳秒级。

虽然在单个半浮栅晶体管上获得了较好的电学性能，如低功耗、快速读写功能，但由于存储电荷的浮栅与衬底之间仅采用禁带宽度为1.1eV的p-n结二极管的反偏来防止存储在半浮栅内的电子流失，半浮栅晶体管面临严重的漏电问题，其在非挥发性存储器市场中是否具有商业价值将主要取决其能否在不断降低器件尺寸的同时维持良好的低漏电性能。

发明内容：

本发明的目的在于针对硅基P-N结二极管禁带宽度仅为1.1eV、隧穿场效应半浮栅晶体管内所保存的数据容易因电子的逃逸而丢失的问题，提供一种新的隧穿场效应浮栅晶体管及其制造方法，其通过在浮栅区与衬底p-n二极管区之间沉积薄栅氧层，形成新的浮栅晶体管，能够有效地采用高禁带宽度的氧化硅来阻碍浮栅内存储的电子逃逸。

为实现上述目的，本发明的隧穿场效应浮栅晶体管包括有：

一个具有第一种掺杂类型的半导体衬底；以及，

在所述半导体衬底上形成的具有第二种掺杂类型的源极和漏极；

在半导体衬底内形成的介于源极和漏极之间的一个沟道区域；

在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜；

在第一层绝缘薄膜之上形成的一个作为电荷存储节点的导电性的浮栅区；

在浮栅区和沟道区域之间形成的p-n结二极管；

在p-n结二极管与浮栅之间形成的薄栅氧层；

覆盖在浮栅区之上的第二层绝缘薄膜；以及

在所述第二层绝缘薄膜之上形成的控制栅极。

作为上述技术方案的优选，所述的在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜，其成分可以为氧化硅、氮化硅、氧化铝、氧化铪及其多层组合。

作为上述技术方案的优选，所述的在半导体衬底之上形成的覆盖整个沟道区域的第一层绝缘薄膜，是在p-n结二极管对应的离子注入前或离子注入后，可以用曝光的光刻胶作为掩膜，通过干法或湿法去除半导体衬底表面的第一层绝缘薄膜。

作为上述技术方案的优选，在第一层绝缘薄膜之上形成的一个作为电荷存储节点的导电性的浮栅区，其材料可以为铝、钛、氮化钛、氮化钽、或离子掺杂的多晶硅等导电材料及其多层组合。

作为上述技术方案的优选，所述的p-n结二极管，是在半导体衬底内形成的介于源极和漏极之间的一个沟道区域采用可去除的薄膜材料曝光后，形成离子注入区域，再利用曝光、显影后光刻胶作为掩膜层，对该沟道区域进行离子注入n型杂质掺杂。

作为上述技术方案的优选，所述的p-n结二极管，是由硅基p-n同质结，或者是由锗硅、铟砷化镓、氮化镓、砷化镓、硅组合形成的异质结。

作为上述技术方案的优选，所述的在p-n结二极管与浮栅之间形成的薄栅氧层，是在p-n结二极管形成，光刻胶去除后，在p-n结二极管沟道区域表面，通过硅表面氧化生成的氧化硅，其厚度为0.1～20纳米。