[发明专利]侦测电路及侦测方法

说明书

技术领域

本发明技术是用于页缓冲器输出端(page buffer output)，尤其是针对页缓冲器输出端中的错误计数问题的侦测电路及侦测方法。

背景技术

随着微缩技术的发展，存储器元件中的随机缺陷不断的上升，比如说在一NAND闪存阵列中的断路的位线。这些缺陷可以通过备援单元加以修复，或是假使缺陷数量在编程或擦除操作过程中相对为有限的数量则可以忍受这些缺陷。若可以忍受这些缺陷存在，则在一页的读写操作下，缺陷的数量应该小于一页ECC所能接受的数量，以使ECC在读取操作时，可以修复因缺陷所造成的错误，同时页缓冲器会也可在编程或擦除操作过程中计数错误位的数量。

图1是一简易电路图，说明测量页缓冲器输出端中错误讯息的数量。图1所示的电路图效能虽快但不精准，原因如下：页缓冲器输出状态栓锁器(page buffer output status latch)12、14、16、18、20和22指出是否对应的页缓冲器输出状态位具有一位状态。在一个例子中，该位状态指出一相对应位线的错误状态，比如说至少为通过(PASS)以及错误(FAIL)状态之一。页缓冲器输出状态栓锁器12和22的位状态为错误(FAIL)状态且输出一高电平值。页缓冲器输出状态栓锁器14、16、18和20的位状态为通过(PASS)状态且输出低电平值。页缓冲器输出状态栓锁值器被耦接至一对应的错误位侦测单元(FAIL Bit Detection Unit，FBDU)。

错误位侦测单元电路24、26、28、30、32和34会耦接至对应的页缓冲器输出状态栓锁器12、14、16、18、20和22。一个错误位侦测单元包含两个串接的NMOS晶体管。在每个错误位侦测单元中，两个串接的NMOS晶体管其中的一晶体管的栅极会耦接至讯号VNC36，也就是可以开启所有错误位侦测单元电路24、26、28、30、32和34的讯号。在每一个错误位侦测单元中，另一个串接的NMOS晶体管的栅极则耦接至对应的页缓冲器输出状态栓锁器12、14、16、18、20和22；当对应的页缓冲器输出状态栓锁器的位状态为错误(FAIL)状态时，该另一个串接的NMOS晶体管会被开启，反之则会关闭。NMOS晶体管之外的晶体管也可以取代上述的NMOS晶体管。

供应电压VDD40提供电流(N+1/2)*I通过PMOS VPC38，其中N代表最大数量的错误位，可用页缓冲器输出状态栓锁器数量来表示。某些情况N可以是最大数量的错误位，且透过错误修正码方式来修复。对每一个具有错误位状态的页缓冲器输出状态栓锁器，对应的错误位侦测单元会流入电流I。页缓冲器输出状态栓锁器中有K个错误位状态，则会流入总电流K*I。供给和流入电流的差异是(N-K+1/2)*I，也就是流入NAND栅极42的DET输入端的电流。

NAND栅极42也有另外一个EN输入端和一个输出端耦接至栓锁器44且输出通过(PASS)或是错误(FAIL)。

输出的方式如下：

K＜(N+1/2)-＞通过(PASS)；

K＞(N+1/2)-＞错误(FAIL)。

图1所示电路其效能快速主要的原因乃是基于可以同步侦测页缓冲器(page buffer)中所有页缓冲器输出状态栓锁器。但是其缺点包括：流入电流来自于电流镜；晶体管参数的不匹配会对电流的精准度造成影响；当N大的时候，输入于NAND栅的DET输入端的介于通过(PASS)和错误(FAIL)微小变化的电流会影响到侦测的准确性。

图2是一简易电路图说明透过二元搜寻法以侦测输出页缓冲器中的错误发生的位置。图2所示电路的精确度高但效能不快，原因如下：

每一个输出页缓冲状态栓锁器会耦接至图2电路所对应的错误位侦测单元，错误位侦测单元包括栓锁器48且透过讯号SELECT52和讯号RESET50来设定状态，然后利用讯号LOAD46来加载数据。所有FBDU电路会耦接至相同的DET输出54。

讯号SELECT52是指译码地址讯号。假使地址选定，则讯号SELECT值为“H”；假使地址没有被选定，则讯号SELECT值为”L”。

在第一步骤中，LOAD讯号值为″H″且错误的状态信息由对应的输出页缓冲状态位读入到栓锁器48。

第二步骤开始侦测位错误状态。首先会会选定地址，任何错误的位会将DET讯号54拉到0。假使讯号54不等于1，则至少会存在一个错误的状态位。在二元搜寻法中，错误的地址一旦被决定，错误位侦测单元中的位状态会被复位(RESET)且错误计数值会增加。