[发明专利]一种鳍式场效应晶体管及其制备方法

说明书

技术领域

本发明属于半导体器件技术领域，涉及一种半导体结构及其制备方法，特别涉及一种鳍式场效应晶体管及其制备方法。

背景技术

在摩尔定律和等比例缩小的原则下，当今集成电路器件尺寸越来越小，集成电路工艺不断进化，场效应晶体管（Field Effect Transistor，FET）的沟道长度不断减小。沟道长度不断减小，可以实现器件面积不断减小，这样相同面积的晶圆上可以生产出更多晶片，从而可以降低晶片成本。不断地提高集成电路的性能和集成密度，同时尽可能的减小集成电路的功耗。因此，制备高性能、低功耗的超短沟道器件将成为未来半导体制造业的焦点。

英特尔宣布下一代22nm将采用三栅（TRI-GATE）结构，TRI-GATE晶体管其实质就是鳍式场效应晶体管（Fin-Field-effect-transistor，FinFET），是一种新的互补式金氧半导体（CMOS）晶体管。

在平面晶体管结构中，控制电流通过的栅极，只能在栅极的一侧控制电路的接通与断开，属于平面的架构，即平面晶体管结构中只存在与一个栅极对应的单沟道；与以往的平面晶体管不同，FinFET是3D晶体管，相当于平面晶体管形成的沟道反型层立起来，在FinFET的架构中，栅极成类似鱼鳍（Fin）的叉状3D架构，存在分别与三个栅极对应的三个沟道反型层，从而还可同时位于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流（leakage），从而降低了晶体管的功耗，也可以大幅缩短晶体管的栅极长度。

图7显示为传统FinFET的结构示意图，图7中沟道区2’周围存在位于其顶部的第一栅极11’以及分别位于沟道区2’两侧的第二栅极12’和第三栅极13’，连接于沟道区2’两端的为源区31’和漏区32’。沟道区2’分别被第一栅极11’、第二栅极12’和第三栅极13’此三栅控制，三个沟道反型层分别形成于与各该栅极接触的沟道区顶面及两侧面。

不过，由于传统的FinFET为3D架构，在制备过程中，则需要先将衬底刻蚀并去除大面积的衬底，只保留一条条的凸起结构作为沟道区，而后再进行栅极区域的沉积及刻蚀等步骤。由于沟道区为凸起的3D结构，为非平面的结构，从而，这种传统FinFET的制备工艺与传统的平面Si工艺并不兼容。利用现有平面工艺制备该3D架构的FinFET时，由于为非平面的结构，因此工艺难度很大，3D条状凸起结构的沟道区容易出现刻蚀后保留结构不完整或条状结构倒塌等变形情况发生，同时被刻蚀的部分容易深浅不一，造成Fin沟道区的高度不同，导致工艺制备不易控制，引发器件平整度很难保证且器件均匀性不好等问题，最终影响后续步骤中侧墙结构制备和栅极区域制备，造成工艺失效，降低器件的匹配性及成品率。

同时，如图7所示，传统的FinFET由于存在位于沟道区顶部的第一栅极11’，使其可靠性反而降低。在图7中，第一栅极11’与第二栅极12’和第三栅极13’的连接处111’容易产生相当于尖端放电的漏电流，原因在于：所述连接处111’位于沟道区2’顶面的两顶角，由于制备工艺局限使该两顶角容易不对称，很难做成对称的圆弧状，从而一般情况将沟道区2’简化为长方体，则沟道区2’顶面为矩形，因此形成在沟道区2’顶面的第一栅极11’与沟道区2’的矩形顶面四个边相接触的地方，例如连接处111’，很容易产生漏电流，增大了器件的漏电流，反而使传统的FinFET的可靠性降低很多。

进一步，现有技术中存在改进的FinFET结构（未图示），具体为仅去除图7中传统的FinFET中位于沟道区2’顶部的第一栅极11’，其余保持与图7相同。虽然这种改进的FinFET结构中，去除第一栅极11’以避免上述漏电流的发生，但是，其只保留位于沟道区2’两侧的第二栅极12’和第三栅极13’，同时又由于源区31’和漏区32’均形成在沟道区2’的两端，而未与第二栅极12’和第三栅极13’相接触，因此这种改进的FinFET结构中，不仅损失了一个栅极，而且损失了由该栅极控制的沟道反型层，从而改进的FinFET结构相较于传统FinFET而言反而降低了工作电流。

发明内容