[发明专利]基于逐次逼近原理的两级流水线型模数转换器

权利要求书

1.一种基于逐次逼近原理的两级流水线型模数转换器，其特征在于，包括：

子流水线级；

与子流水线级连接的后端模数转换器；以及

分别与所述子流水线级和所述后端模数转换器连接的数字编码电路；

其中，所述子流水线级包括：一个6位逐次逼近模数转换器(1)、与所述6位逐次逼近模数转换器连接的放大网络(2)；

所述后端模数转换器(3)包括：与所述放大网络的输出连接的一个7位逐次逼近模数转换器；所述7位逐次逼近模数转换器包括：第二差分电容阵列，与所述第二差分电容阵列连接的第二比较器(31)以及与所述第二比较器(31)的输出连接的第二逐次逼近控制逻辑(32)；

其中，所述第二差分电容阵列对所述放大网络的输出信号进行采样，并将采样结果输入至所述第二比较器，所述第二比较器的比较结果输入至所述第二逐次逼近控制逻辑，实现对所述放大网络的输出信号的逐次逼近；

所述数字编码电路用于将子流水线级以及所述后端模数转换器的输出进行编码，输出12位数字量化码；

所述6位逐次逼近模数转换器(1)包括：第一差分电容阵列，与所述第一差分电容阵列连接的第一比较器(11)以及与所述第一比较器(11)的输出连接的第一逐次逼近控制逻辑(12)；

其中，所述第一差分电容阵列对输入信号进行采样，并将采样结果输入至所述第一比较器(11)，所述第一比较器(11)的比较结果输入至所述第一逐次逼近控制逻辑(12)，实现对输入信号的逐次逼近。

2.根据权利要求1所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，

所述第一差分电容阵列包括：第一电容阵列和第二电容阵列；

所述第一电容阵列包括：第一上极板，第一下极板以及连接在所述第一上极板与所述第一下极板之间的第一至第六并排排列的电容以及与所述第二至第六电容一一对应连接的电容开关；

所述第二电容阵列包括：第二上极板，第二下极板以及连接在所述第二上极板与所述第二下极板之间的第一至第六并排排列的电容以及与所述第二至第六电容一一对应连接的电容开关；

所述第一比较器(11)的正极输入端与所述第一上极板连接，负极输入端与所述第二上极板连接；

所述第一上极板通过第一自举开关(Sp1)与正向模拟输入信号(Vip)连接；

所述第二上极板通过第二自举开关(Sp2)与反向模拟输入信号(Vin)连接；

所述第一差分电容阵列中的两个第一电容的下极板与电源电压V_REF连接；

所述第一电容阵列和所述第二电容阵列中的电容开关在所述电源电压V_REF与接地端之间切换。

3.根据权利要求1所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，

所述第一比较器(11)包括：用于将待比较的信号进行预放大的预放大器，与所述预放大器连接的锁存器，所述锁存器的输出经过与非门后得到比较完成信号，用来控制第一逐次逼近控制逻辑和产生第一比较器控制时钟。

4.根据权利要求3所述的基于逐次逼近原理的两级流水线型模数转换器，其特征在于，

所述预放大器包括：第一PMOS晶体管(M0)、第二PMOS晶体管(M1)、第三PMOS晶体管(M2)，第一NMOS晶体管(M3)、第二NMOS晶体管(M4)；

其中，所述第一PMOS晶体管(M0)的源极连接电源，漏极连接所述第二PMOS晶体管(M1)、第三PMOS晶体管(M2)的源极，栅极连接控制时钟Clkc；

所述第二PMOS晶体管(M1)的漏极连接所述第一NMOS晶体管(M3)的漏极，所述第二PMOS晶体管(M1)的栅极作为比较器的正极输入端；

所述第三PMOS晶体管(M2)的漏极连接所述第二NMOS晶体管(M4)的漏极，所述第三PMOS晶体管(M2)的栅极作为比较器的负极输入端；

所述第一NMOS晶体管(M3)和第二NMOS晶体管(M4)的源极接地，栅极连接控制时钟Clkc。