[发明专利]基于单线协议的占空比比较电路及方法

说明书

技术领域

本发明涉及占空比的比较电路和方法，具体的讲是基于单线协议的占空比比较电路及方法。

背景技术

便携式智能设备在近年来取得了突飞猛进的发展和普及，这种发展势头还在延续。这类便携式智能设备的人机交换通常通过LCD屏幕显示来联系和实现，这类显示屏的LED背光驱动芯片也要求更加简单和实用，因此为实现精确的数字调光功能，往往采用功能复用和单线协议来实现，只需要一根信号线就能完成串行通讯。

为了确定输入脉冲的调光位数据，通常的单线协议采用定义输入信号为高电平的时间大于或小于维持为低电平的时间，来确定为两种相反的调光位数据，只要给两个计数器分别设定一定比例关系的计数时钟频率即可实现其定义。例如当占空比小于50%时判定为0数据位，当占空比大于50%时判定为1数据位，这就需要占空比比较电路来实现。常见的占空比比较电路采用某一恒定电流对固定电容在输入PWM（脉宽调制信号）波形的高和低电平阶段分别充电，利用模拟比较器对两次充电的电压进行比较来得出占空比比较结果，但这种比较方法对PWM信号的频率和占空比大小有一定的范围要求，否则会出现电容充电电压超出比较器比较范围而无法比较或比较不准的问题。

因此，需要一种能够在宽频率范围和宽占空比变化范围条件下均能实现准确和有效比较的占空比比较方法。

发明内容

本发明提供了一种基于单线协议的占空比比较电路及方法，在足够宽泛的频率范围和占空比变化范围下实现准确、快速的占空比比较。

本发明基于单线协议的占空比比较电路，包括：输入端连接输入PWM信号的边沿检测电路、加法计数器和减法计数器，其中加法计数器和减法计数器的时钟输入端还连接有计数时钟，边沿检测电路将检测后的信号输入到所述的加法计数器和减法计数器中，加法计数器和减法计数器的输出端分别经锁存器连接进位加法器后输出脉冲信号。

边沿检测电路用于检测输入PWM信号的上升沿和下降沿；加法计数器用于在输入PWM信号为低电平状态时的计数计时；减法计数器用于在输入PWM信号为高电平状态时的计数计时；锁存器将加法计数器和减法计数器的计数结果进行锁存，直至一个PWM周期结束时输出数据；进位加法器接收锁存器输出的数据进行相加操作，进位信号即为调光数据位信号。

本发明是利用高频时钟来计数计时，对高低电平分别进行采样计数，再利用进位加法器对原码和反码相加操作来实现比较功能。由于计数器不存在传统电路的模拟比较方式中充电电压过低或过高而无法比较的情况，因此理论上可以实现任意宽度的频率范围的数值比较。

进一步的，所述的加法计数器为正序加法计数器，可根据计数时钟的频率和PWM信号的频率和占空比范围，设定计数周期，由00…0计数至11…1；所述的减法计数器为逆序减法计数器，也根据计数时钟的频率和PWM信号的频率和占空比范围设定计数周期，由11…1计数至00…0。

进一步的，加法计数器中包括至少2个加法计数模块，通常是由多个加法计数模块构成。

在此基础上，减法计数器中的减法计数模块的数量与所述的加法计数模块的数量相适应。

进一步的，所述的进位加法器中包括至少2个进位加法模块，信号经所有进位加法模块后再经一个反向器后输出。

本发明还提供了一种用于上述电路的占空比比较方法，包括：通过计数时钟设置加法计数器和减法计数器的计数时钟频率，通过边沿检测电路对输入PWM信号的上升沿和下降沿分别进行检测，并输出窄脉冲信号，用以控制加法计数器和减法计数器的使能和复位功能，再通过锁存器对数据进行锁存，在一个PWM周期结束时输出数据至进位加法器对所述数据进行相加操作后输出。

进一步的，根据设置的加法计数器和减法计数器的计数时钟频率之间的比例关系，对调光数据位进行相应的设置。例如，当PWM信号占空比大于50%时设定对应调光数据位为1，当PWM信号占空比小于50%时设定对应调光数据位为0。若改变加法计数器和减法计数器的计数时钟为某一设定的比例关系，则可改变上述定义。比如，若减法计数器的计数时钟频率为加法计数器时钟频率的2倍，即可定义新的调光数据位：当PWM信号0状态维持时间为1状态维持时间的2倍以上时，可设定对应调光数据位为0，否则定义为1。