[发明专利]低压、低温度系数基准源电路

权利要求书

1.一种低压、低温度系数基准源电路，其特征在于，包括：

与温度无关的电流产生电路，衬底偏置电路和基准电压产生电路，其中：

所述与温度无关的电流产生电路用于产生低温度系数的电流，为基准源的输出级提供电流；

所述衬底偏置电路用于产生衬底偏置电压，对与温度无关的电流产生电路进行温度补偿；

所述基准电压产生电路用于产生与温度无关的基准电压。

2.根据权利要求1所述的低压、低温度系数基准源电路，其特征在于，所述与温度无关的电流产生电路包括：

第一NMOS晶体管（MN1）、第二NMOS晶体管（MN2）、第一PMOS晶体管（MP1）、第二PMOS晶体管（MP2）和第一电阻（R1），其中，

所述第一NMOS晶体管（MN1）的源极、所述第一NMOS晶体管（MN1）的衬底和所述第二NMOS晶体管（MN2）的源极接地（GND）；

所述第二NMOS晶体管（MN2）的衬底接所述衬底偏置电路；

所述第一NMOS晶体管（MN1）的栅极和所述第一PMOS晶体管（MP1）的漏极接所述第一电阻（R1）的正极；

所述第二NMOS晶体管（MN2）的栅极和所述第一NMOS晶体管（MN1）的漏极接所述第一电阻（R1）的负极；

所述第二NMOS晶体管（MN2）的漏极接所述第二PMOS晶体管（MP2）的漏极；

所述第一PMOS晶体管（MP1）的源极和所述第二PMOS晶体管（MP2）的源极接电源电压（VDD）；

所述第一PMOS晶体管（MP1）的衬底和所述第二PMOS晶体管（MP2）的衬底接电源电压（VDD）；

所述第一PMOS晶体管（MP1）的栅极接所述第二PMOS晶体管（MP2）的栅极，所述第二PMOS晶体管（MP2）的栅极与所述第二PMOS晶体管（MP2）的漏极短接；

所述第一电阻（R1）的电流（I1）作为所述基准电压产生电路的电流。

3.根据权利要求2所述的低压、低温度系数基准源电路，其特征在于，所述衬底偏置电路包括：

第三NMOS晶体管（MN3）和第三PMOS晶体管（MP3），其中，

所述第三NMOS晶体管（MN3）的源极和衬底接地（GND）；

所述第三NMOS晶体管（MN3）的栅极和漏极短接并接所述第二NMOS晶体管（MN2）的衬底和所述第三PMOS晶体管（MP3）的漏极；

所述第三PMOS晶体管（MP3）的源级和衬底接电源电压（VDD）；

所述第三PMOS晶体管（MP3）的栅极接所述第一PMOS晶体管（MP1）和所述第二PMOS晶体管（MP2）的栅极；

所述第三NMOS晶体管（MN3）的栅极为所述第二NMOS晶体管（MN2）的衬底提供偏置电压。

4.根据权利要求2所述的低压、低温度系数基准源电路，其特征在于，所述与温度无关的电流产生电路还包括：基准源的启动电路，所述基准源的启动电路包括：

第四PMOS晶体管（MS1）、第四NMOS晶体管（MS2）和第五NMOS晶体管（MS3），其中，

所述第四PMOS晶体管（MS1）的源极和衬底接电源电压（VDD），所述第四PMOS晶体管（MS1）的漏极接所述第四NMOS晶体管（MS2）的漏极和所述第五NMOS晶体管（MS3）的栅极，所述第四NMOS晶体管（MS2）的源极和衬底接地（GND），所述第四NMOS晶体管（MS2）的栅极和所述第四PMOS晶体管（MS1）的栅极连接作为所述基准源的启动电路的一控制端；

所述第五NMOS晶体管（MS3）的源极和衬底接地（GND），所述第五NMOS晶体管（MS3）的漏极作为所述基准源的启动电路的另一输出端。

5.根据权利要求2所述的低压、低温度系数基准源电路，其特征在于，所述基准电压产生电路包括：第五PMOS晶体管（MP4）和第二电阻（R2），其中

所述第五PMOS晶体管（MP4）的源极和衬底接电源电压（VDD），所述第五PMOS晶体管（MP4）的栅极接所述第一PMOS晶体管（MP1）、所述第二PMOS晶体管（MP2）和所述第三PMOS晶体管（MP3）的栅极，所述第二电阻（R2）的负极接地，所述第二电阻（R2）的正极接所述第五PMOS晶体管（MP4）的漏极，并作为所述基准电压产生电路的输出。

6.根据权利要求5所述的具有低温度系数的低压基准源电路，其特征在于，所述第一PMOS晶体管（MP1）、所述第二PMOS晶体管（MP2）和所述第五PMOS晶体管（MP4）的宽长比相同。