[发明专利]带隙基准电路

权利要求书

1.一种带隙基准电路，包括带隙核心单元、启动单元和输出单元，其特征在于，还包括钳位单元；

所述启动单元包括第一PMOS管、第一电阻、限流二极管、第一NMOS管以及电流镜单元，其中，所述第一PMOS管的栅极适于输入偏置电压，所述第一PMOS管的源极适于连接第一电源线，所述第一PMOS管的漏极连接所述第一电阻的一端；所述第一电阻的另一端连接所述限流二极管的阳极；所述限流二极管的阴极连接所述第一NMOS管的栅极和所述电流镜单元的镜像电流输出端；所述第一NMOS管的漏极适于向所述带隙核心单元和所述输出单元提供启动电压，所述第一NMOS管的源极适于连接第二电源线，所述第二电源线提供的电源电压低于所述第一电源线提供的电源电压；所述电流镜单元的参考电流输入端适于接收所述带隙核心单元提供的参考电流；

所述钳位单元适于对所述第一NMOS管的栅极进行钳位。

2.如权利要求1所述的带隙基准电路，其特征在于，所述钳位单元的钳位电压与所述第一NMOS管的阈值电压相关。

3.如权利要求1所述的带隙基准电路，其特征在于，所述钳位单元包括N个依次串联的二极管，第一个二极管的阳极连接所述第一NMOS管的栅极，第N个二极管的阴极适于连接第二电源线，N≥1。

4.如权利要求1所述的带隙基准电路，其特征在于，所述钳位单元包括第二电阻，所述第二电阻的一端连接所述第一NMOS管的栅极，所述第二电阻的另一端适于连接所述第二电源线。

5.如权利要求1所述的带隙基准电路，其特征在于，所述电流镜单元包括第二NMOS管和第三NMOS管；

所述第二NMOS管的漏极连接所述第二NMOS管的栅极和所述第三NMOS管的栅极并作为所述电流镜单元的参考电流输入端，所述第二NMOS管的源极适于连接所述第二电源线；

所述第三NMOS管的漏极作为所述电流镜单元的镜像电流输出端，所述第三NMOS管的源极适于连接所述第二电源线。

6.如权利要求1所述的带隙基准电路，其特征在于，所述带隙核心单元包括第二PMOS管、第三PMOS管、运算放大器、第三电阻、第四电阻、第五电阻、第一PNP管以及第二PNP管；

所述第二PMOS管的源极适于连接所述第一电源线，所述第二PMOS管的栅极连接所述第三PMOS管的栅极、所述运算放大器的输出端和所述第一NMOS管的漏极，所述第二PMOS管的漏极连接所述运算放大器的第一输入端、所述第三电阻的一端和所述第四电阻的一端；

所述第三PMOS管的源极适于连接所述第一电源线，所述第三PMOS管的漏极连接所述运算放大器的第二输入端、所述第二PNP管的发射极和所述第五电阻的一端；

所述运算放大器的偏置电流端连接所述电流镜单元的参考电流输入端；

所述第三电阻的另一端连接所述第一PNP管的发射极；

所述第四电阻的另一端、所述第五电阻的另一端、所述第一PNP管的基极、所述第一PNP管的集电极、所述第二PNP管的基极以及所述第二PNP管的集电极均适于连接所述第二电源线。

7.如权利要求1所述的带隙基准电路，其特征在于，所述输出单元包括第四PMOS管和第六电阻；

所述第四PMOS管的栅极连接所述第一NMOS管的漏极，所述第四PMOS管的源极适于连接所述第一电源线，所述第四PMOS管的漏极连接所述第六电阻的一端并适于输出基准电压；

所述第六电阻的另一端适于连接所述第二电源线。

8.如权利要求1所述的带隙基准电路，其特征在于，所述第二电源线提供的电源电压为地电压。