[发明专利]抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法

权利要求书

1.一种隧穿晶体管，包括一个高阻半导体衬底（1）、一个高掺杂源区（10）、一个低掺杂漏区（11），一个栅介质层（3）和一个控制栅（4），所述高掺杂源区（10）和沟道之间构成隧穿晶体管的隧穿结，隧穿结的厚度h为5-10nm，其特征在于，隧穿结下方设有绝缘层（7），绝缘层（7）位于高掺杂源区（10）和高阻半导体衬底（1）之间，绝缘层（7）的厚度为50-500nm，所述高掺杂源区（10）和低掺杂漏区（11）掺杂类型相反，对于N型晶体管，高掺杂P⁺源区的掺杂浓度为5×10¹⁹～1×10²¹cm^-3，低掺杂N漏区的掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3；对于P型晶体管，高掺杂N⁺源区的掺杂浓度为5×10¹⁹～1×10²¹cm^-3，低掺杂P漏区的掺杂浓度为1×10¹⁸～1×10¹⁹cm^-3。

2.如权利要求1所述的隧穿晶体管，其特征在于，所述高阻半导体衬底（1）为轻掺杂，掺杂类型和高掺杂源区（10）掺杂一致，掺杂浓度小于1×10¹⁷cm^-3。

3.一种抑制隧穿晶体管泄漏电流的方法，隧穿晶体管的源区和沟道的界面处为隧穿结，其特征在于，隧穿结下方设有绝缘层，绝缘层位于高掺杂源区和高阻半导体衬底之间，绝缘层的厚度为50-500nm，利用该绝缘层抑制隧穿晶体管的源漏直接隧穿的泄漏电流。

4.制备如权利要求1所述的隧穿晶体管的方法，包括以下步骤：

（1）在高阻半导体衬底上通过浅槽隔离定义有源区；

（2）生长栅介质层，淀积控制栅材料和硬掩膜层；

（3）光刻和刻蚀，形成控制栅图形，并利用侧墙工艺，形成器件的一层薄侧墙保护结构，薄侧墙的厚度决定了源结到控制栅边缘的距离；

（4）光刻暴露出源区，以栅侧墙为保护层，各向异性刻蚀源区的硅，刻蚀深度为隧穿结的厚度h；然后淀积抗氧化材料，再一次光刻暴露出源区，各向异性刻蚀该抗氧化材料，形成单边抗氧化侧墙；

（5）以抗氧化侧墙为保护，进一步各向异性刻蚀源区的硅形成凹陷的硅槽结构；氧化暴露的硅，形成绝缘层；

（6）去掉抗氧化层，然后淀积源材料，过刻源材料层直到沟道表面；

（7）光刻暴露出源区，以光刻胶和控制栅为掩膜，离子注入形成高掺杂源区；然后光刻暴露出漏区，以光刻胶和控制栅为掩膜，离子注入形成另一种掺杂类型的较低掺杂漏区，然后快速退火激活源漏掺杂杂质；

（8）最后进入CMOS后道工序，即可制得如权利要求1所述的隧穿晶体管。

5.如权利要求4所述的制备方法，其特征在于，所述步骤（1）中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。

6.如权利要求4所述的制备方法，其特征在于，所述步骤（2）中的栅介质层材料选自SiO₂、Si₃N₄和高K栅介质材料。

7.如权利要求4所述的制备方法，其特征在于，所述步骤（2）中的控制栅材料选自掺杂多晶硅、金属钴，镍以及其他金属或金属硅化物。

8.如权利要求4所述的制备方法，其特征在于，所述步骤（6）中的源漏材料选自多晶硅、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体。