[发明专利]一种提高了BVceo的双极型晶体管及其生产工艺

说明书

技术领域

本发明涉及一种提高了BVceo（集电极-发射极在基极断路时的击穿电压）的双极型晶体管及其生产工艺，属于电子技术领域。

背景技术

高频（RF和微波）功率晶体管器件广泛应用于通信系统和雷达系统中，微波功率晶体管器件的应用设计要求能够提供高的输出功率和高的增益，工作频率范围从几百MHz到几个GHz。为达到这样的高输出功率、高增益和高频要求，除对芯片器件的布局、工艺参数的选择以及封装进行优化外，对晶体管芯片制造工艺的改进有时更为重要。

基于这个目的，申请公布号为CN103296072A，申请公布日为2013年9月11日，名称为一种提高了BVcbo的双极型晶体管及其生产工艺的发明专利申请给出了解决方案：通过将沟槽场氧化隔离技术与结终端技术结合起来，并且将沟槽的场氧化过程分成两步，结终端P-型离子注入安排在两步场氧化之间进行。

使用上述发明制造的平面型NPN硅双极型微波功率晶体管器件，主要是通过增加集电区-基区的冶金结边缘部分的曲率半径，而不是以增加晶体管集电区外延层电阻率的方式来提高器件的BVcbo，所以在上述发明中，晶体管集电区-基区冶金结平行部分的击穿电压并没有改变，取决于该击穿电压的BVceo击穿电压因而也没有得到提高。然而有些应用场合不但要求晶体管器件具有较高的BVcbo，同时要求具有较高的BVceo。虽然通过提高晶体管集电区外延电阻率，可以同时提高晶体管的BVcbo和BVceo，但是晶体管的输出功率却随之下降。

通常解决上述问题的方法是使用双层电阻率外延硅片：靠近基区的集电区外延电阻率较高以提高击穿电压，远离基区的集电区外延电阻率较低以增加输出功率。但双层电阻率外延硅片的生产成本较高。

发明内容

针对现有技术存在的不足，本发明目的是提供一种低成本的双极型晶体管及其生产工艺，不仅提高了晶体管的BVceo，而且晶体管的输出功率性能基本上不变。

为了实现上述目的，本发明是通过如下的技术方案来实现：

本发明提高了BVceo的双极型晶体管，包括高浓度掺杂的N-型硅衬底，N-型硅衬底的顶部设置有N-型外延硅；N-型外延硅表面通过离子注入工艺预反掺杂有杂质P-型元素硼；N-型外延硅的两侧通过沟槽、两步氧化和平坦化工艺技术形成有平坦氧化层；两个平坦氧化层之间的N-型外延硅的上表面设有本征基区，本征基区的内侧设有两个非本征基区，两个非本征基区之间设置有发射区；本征基区的外侧通过热过程杂质激活工艺形成的第二冶金结；N-型外延硅的上面还淀积有介质材料，非本征基区和发射区处的介质材料上通过光刻和刻蚀形成基极B和发射极E的接触孔，接触孔中设有金属连接线条。

本发明双极型晶体管的生产工艺，包括以下几个步骤：

（1）选择一种高浓度掺杂的N-型硅衬底作为NPN晶体管的非本征集电区，N-型硅衬底的背面在NPN晶体管生产工艺流程完成后，进行减薄、蒸金，用于形成NPN晶体管的集电极C；在N-型硅衬底的顶部选择一种低浓度掺杂的N-型外延硅作为NPN晶体管的本征集电区；

（2）通过离子注入工艺将杂质P-型元素硼预反掺杂到N-型外延硅表面；

（3）通过热氧化工艺在N-型外延硅表面生产一层薄的二氧化硅，紧接着再通过LPCVD工艺淀积厚度为1500埃的氮化硅,并用光刻技术给出沟槽的图形；用干法刻蚀技术依次局部刻蚀掉氮化硅、二氧化硅和N-型外延硅以形成沟槽；同时预反掺杂到沟槽区域硅中的硼在沟槽刻蚀过程中被刻蚀掉，而预反掺杂到两沟槽之间的有源区外延硅中的硼不受影响；

（4）通过高温热氧化工艺进行沟槽的第一步场氧化形成部分场氧化层；沟槽在第一步场氧化热过程的同时，预反掺杂到有源区外延硅中的硼被推进到一定的深度，其浓度相应降低；然后在氮化硅的上方用光刻胶保护NPN晶体管的有源区，并在氮化硅的两端露出结终端硼离子的注入窗口，通过注入窗口注入硼离子；

（5）硼离子注入完成后，将光刻胶去除；进行沟槽的第二步场氧化形成场氧化层，在沟槽的第二步场氧化热过程的同时，注入的结终端硼离子被推进到1.0微米到5.0微米的深度，形成P-型结终端层与N-型外延层的第一冶金结；同时预反掺杂到有源区外延硅中的硼相对于步骤则被推进到更进一步的深度，其浓度进一步降低；

（6）沟槽的场氧化层形成后，用热磷酸腐蚀去除掉保护NPN晶体管有源区的氮化硅；为了有利于后面的各步光刻工艺，用返刻平坦化工艺技术将高出有源区硅平面的场氧化层刻蚀掉，场氧化层平坦化后形成平坦氧化层；