[发明专利]一种任意波形合成器

说明书

技术领域

本发明属于波形合成技术领域，尤其涉及一种任意波形合成器。

背景技术

直接数字频率合成（DDS）技术是从相位概念出发直接合成所需波形的一种新的频率合成技术。它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力等方面具有显著的特性，这些特性使DDS 在雷达和通讯系统中应用日益广泛。本文结合现行的研究项目，基于DDS 的基本原理，使用Altera公司的FPGA Cyclone II Ep2c8 芯片完成了一个DDS 系统的设计。本文通过一个正弦波的实例来说明设计的原理。

发明内容

本发明就是针对上述问题，提供一种灵活性好且电路结构简单的任意波形合成器。

为了实现上述目的，本发明采用如下技术方案，本发明包括全加器、累加寄存器、第一加法器、第二加法器、波形存储器、D/A转换器、低通滤波器，其结构要点全加器、累加寄存器、第一加法器、第二加法器、波形存储器、D/A转换器、低通滤波器依次相连，累加寄存器输出端与全加器输入端相连；累加寄存器和波形存储器采用同一基准时钟。

作为一种优选方案，本发明所述波形存储器用第二加法器输出的数据作为波形存储器的取样地址，进行波形的相位-幅值转换。

作为另一种优选方案，本发明所述D/A转换器把波形存储器合成的正弦波数字量转化成模拟量。

本发明有益效果。

本发明采用FPGA 设计的DDS 电路，能产生各种形状的波形，具有很大的灵活性，且电路结构简单，其生成的波形同一般的波形发生器生成的波形相比，具有波形平滑、无毛刺、波形稳定度高、频率稳定度和分辨率高等优点，具有广泛的应用前景。

附图说明

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及具体实施方式，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。

图1是本发明电路原理框图。

具体实施方式

如图所示，本发明包括全加器、累加寄存器、第一加法器、第二加法器、波形存储器、D/A转换器、低通滤波器，其结构要点全加器、累加寄存器、第一加法器、第二加法器、波形存储器、D/A转换器、低通滤波器依次相连，累加寄存器输出端与全加器输入端相连；累加寄存器和波形存储器采用同一基准时钟。

作为一种优选方案，本发明所述波形存储器用第二加法器输出的数据作为波形存储器的取样地址，进行波形的相位-幅值转换。

作为另一种优选方案，本发明所述D/A转换器把波形存储器合成的正弦波数字量转化成模拟量。

DDS 的工作原理是以数控振荡器的方式产生频率、相位可控制的任意波形。电路一般包括基准时钟、频率累加器、相位累加器、控制相位的加法器、控制波形的加法器、幅度/相位转换电路、D/A 转换器和低通滤波器（LPF）。如上原理框图所示，其中K 为频率控制字、P 为相位控制字、W 为波形控制字、fc为参考时钟频率，D 为ROM 数据位及D/A 转换器的字长。相位累加器在时钟fc的控制下以步长K 作累加，输出的N 位二进制码与相位控制字P、波形控制字W 相加后作为波形ROM 的地址，对波形ROM 进行寻址，波形ROM输出D 位的幅度码S(n)，经D/A 转换器变成阶梯波S(t)，再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状取决于波形ROM 中存储的幅度码，因此DDS可以产生任意波形。本文章主要介绍频率预置与调节电路、相位累加器、相位控制加法器、波形控制加法器、波形存储器的设计与实现相位累加器由N 位加法器与N 位寄存器级联构成。每来一个时钟脉冲fc，加法器将频率控制字K 与寄存器输出的相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法器的输入端；以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加。当相位累加器加满量时就会产生一次溢出，完成一个周期性的动作。

以上内容是结合具体的优选实施方式对本发明作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明所提交的权利要求书确定的保护范围。