[发明专利]超级结MOSFET器件的结构

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及超级结MOSFET器件的结构。

背景技术

VDMOSFET（垂直双扩散MOS晶体管）可以采用减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压，因此在VDMOS中,提高器件的击穿电压与减小器件的导通电阻是一对矛盾。

超级结MOSFET采用了新的耐压层结构，利用一系列交替排列的P型和N型半导体薄层,在较低的反向电压下将P型、N型区耗尽，实现电荷相互补偿，从而使P型、N型区在高掺杂浓度下能实现高的击穿电压，这样就可以同时获得低导通电阻和高击穿电压，打破传统功率MOSFET的理论极限。

但是，超级结MOSFET的掺杂浓度的稳定性控制比较困难。通常情况下，器件的有源区和终端区的P/N宽度比一致，有源区和终端区的击穿电压分布也一致（见图1），器件的击穿电压取决于其中一个的击穿电压，即为t3到t1，这导致击穿电压的波动比较大，器件的稳定性较差。

发明内容

本发明要解决的技术问题是提供一种超级结MOSFET器件的结构，它可以提高击穿电压的均匀性，降低击穿电压的极差。

为解决上述技术问题，本发明的超级结MOSFET器件的结构，其有源区第一半导体层和第二半导体层的宽度比S1、终端区第一半导体层和第二半导体层的宽度比S2、有源区和终端区的第一半导体层掺杂浓度m、有源区和终端区的第二半导体层掺杂浓度n，满足条件：0<1-S1m/n≤0.1且-0.1≤1-S2m/n<0；或者-0.1≤1-S1m/n<0且0<1-S2m/n≤0.1。

本发明通过对有源区和终端区的第一半导体层和第二半导体层的宽度比和掺杂浓度比进行合理地设计，使有源区的击穿电压分布和终端区的击穿电压分布在一定的差异范围内，降低了击穿电压的极差，提高了击穿电压的均匀性和超级结MOSFET器件的一致性。

附图说明

图1是传统超级结结构的有源区和终端区击穿电压分布图。

图2-5是本发明实施例的超级结结构的形成工艺流程示意图。其中，图5是本发明实施例制作的超级结结构的截面示意图。

图6是本发明实施例的超级结结构的有源区和终端区击穿电压分布曲线图。

图中附图标记说明如下：

1：半导体基底

2：第一半导体层

3：第二半导体层

4：第一电极

5：第二电极

6：源极区

7：基极区

8：金属前介质层

9：栅极

10：栅极介质层

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

请参见图2-5所示，本发明的超级结MOSFET器件，其具体制作工艺步骤为：

步骤1，在半导体基底上生长一层厚度为10～100微米的第一半导体层，如图2所示，并在第一半导体层上生长一层介质膜（图中未画出）。

第一半导体层和半导体基底具有第一掺杂类型。典型的第一半导体层为N型硅外延层，典型的半导体基底为N型硅基底。第一半导体层的掺杂浓度设定为m。半导体基底的载流子浓度大于第一半导体层。

介质膜为氧化硅、氮化硅或氮氧化硅中的至少一种。

步骤2，用光刻和干法刻蚀方法，在第一半导体层内部刻蚀出沟槽，如图3所示。

沟槽的宽度为1.0～10微米，深度为8～90微米，间距为1.0～20微米。

沟槽分布在有源区和终端区。有源区和终端区的沟槽的宽度和深度可以相同，也可以不同，但沟槽间距不相同。我们将有源区的沟槽的间距与沟槽的宽度之比设定为S1，将终端区沟槽的间距与沟槽的宽度之比设定为S2。

步骤3，用选择性硅外延工艺在沟槽内部填充第二半导体层，然后用化学机械研磨工艺对沟槽顶部进行平坦化，如图4所示。

第二半导体层具有第二掺杂类型（第一、第二掺杂类型相反，例如第一掺杂类型为N型，则第二掺杂类型为P型；第一掺杂类型为P型，则第二掺杂类型为N型）。典型的第二半导体层为P型硅外延层。第二半导体层的掺杂浓度设定为n。

步骤4，用常规MOSFET工艺形成基极区、源极区、栅极介质层、栅极、金属前介质层、第二电极、半导体基底减薄和背面第一电极形成等，如图5所示。