[发明专利]一种倒数计数器频率分辨率增强方法

说明书

技术领域

本发明涉及一种倒数计数器频率分辨率增强方法。

背景技术

计数器的频率分辨率是指计数器能够在相近频率中检测的最小变化量。倒数计数器的实质是测量时间间隔，通过测量同步闸门的时间间隔与闸门内信号的脉冲数，计算出频率。单次时间间隔分辨率为100ps的倒数计数器的频率分辨率为10位/秒，即闸门时间为1s时，倒数计数器显示的有效位为10位。例如，测量1kHz的信号，频率分辨率为1uHz（1uHz=10^-6Hz）。随机误差是影响分辨率最重要的因素，随机误差包括计数误差与触发误差。倒数计数器不可避免地出现±1个计数误差与触发误差。

倒数计数器的频率分辨率由给定的闸门时间决定，一般是采用显示的有效位数表示。在相同的闸门时间内，倒数计数器显示同样的分辨率位数，且与输入频率无关。现有技术中倒数计数器通过内插技术，一般能够实现单次时间间隔分辨率为100ps，频率分辨率由以下公式计算得到：Log10（闸门时间/100ps），若闸门时间为1s，频率分辨率为10位/秒，即显示的有效位为10位。

现有倒数计数器的倒数测量波形原理如图1所示。在现有倒数计数器方案中，信号为经过比较器整形后的方波，先与FPGA发出的闸门同步，得到与信号同步的闸门。同步闸门控制一个计数器对信号的脉冲计数，假定计的脉冲数为N₁。同步闸门的时间间隔由另一计数器与内插电路测量得到。该计数器对时钟的脉冲计数，假定计的脉冲数为n₁（计数时钟由系统内部提供，周期已知）；因为计数时钟沿与同步闸门的前后沿不一定完全同步，通过内插电路分别测量出时钟沿与同步闸门前沿与后沿的时间间隔为△t₁、△t₂。△t₁、△t₂可通过基于延迟线原理的TDC芯片测量得出，如今采用TDC芯片能够实现的时间分辨率可达100ps。

测量出同步闸门的时间间隔t为：

t＝n₁×T₀+Δt₁-Δt₂，T₀为系统时钟的周期。

闸门时间内的频率的F可由以下公式计算：

1sF=tN1=n1×T0+Δt1-Δt2N1⇒F=N1t=N1n1×T0+Δt1-Δt2]]>