[发明专利]包括经掺杂低温缓冲层的假晶高电子迁移率晶体管

权利要求书

1.一种假晶高电子迁移率晶体管PHEMT，其包括：

衬底，其包括III-V族半导体材料；

缓冲层，其安置于所述衬底上方，其中所述缓冲层包括V族半导体元素的微沉淀物且掺杂有N型掺杂剂，其中所述N型掺杂剂包括硅，且其中所述缓冲层为低温GaAs且所述缓冲层中包含As微沉淀物；及

沟道层，其安置于所述缓冲层上方。

2.根据权利要求1所述的PHEMT，其中所述N型掺杂剂在所述缓冲层中具有在大致在5×10¹⁸cm^-3到1×10¹⁹cm^-3的范围中的原子浓度。

3.根据权利要求1所述的PHEMT，其中所述缓冲层有效地屏蔽所述沟道中的载流子免受所述衬底中的深能级陷阱的影响。

4.根据权利要求1所述的PHEMT，其中所述N型掺杂剂减少所述缓冲层中的作用陷阱状态的数目。

5.根据权利要求1所述的PHEMT，其中所述缓冲层进一步包括由于所述缓冲层中的过量V族原子所致的相对快速的陷阱。

6.根据权利要求5所述的PHEMT，其中所述缓冲层的载流子寿命在大致1飞秒到大致1皮秒的范围中。

7.根据权利要求1所述的PHEMT，其中所述缓冲层通过包括以下各项的工艺来形成：

在小于大致325℃且大于大致200℃的范围中的生长温度下在所述衬底上方生长所述缓冲层；及

在于所述缓冲层上方提供多个层之前，对所述缓冲层进行退火。

8.根据权利要求1所述的PHEMT，其中所述缓冲层在退火之前具有在大致300ppm到大致500ppm的范围中的本征应变。

9.根据权利要求1所述的PHEMT，其中所述缓冲层包括填隙缺陷，所述填隙缺陷包括所述V族半导体元素。

10.根据权利要求9所述的PHEMT，其中所述缓冲层包括取代缺陷，所述取代缺陷包括所述V族半导体元素。

11.根据权利要求10所述的PHEMT，其中组合的所述填隙缺陷与所述取代缺陷具有在大致1×10¹⁸cm^-3到大致1×10²⁰cm^-3的范围中的浓度。

12.根据权利要求1所述的PHEMT，其进一步包括安置于所述衬底上方及所述缓冲层与所述沟道层之间的多个层，其中所述多个层的总厚度在大致到大致的范围中。

13.根据权利要求1所述的PHEMT，其中所述III-V族半导体材料包括镓及砷。

14.根据权利要求9所述的PHEMT，其中所述V族半导体元素包括As。

15.一种包括根据权利要求1所述的PHEMT的功率放大器。

16.一种制作假晶高电子迁移率晶体管PHEMT的方法，其包括：

在小于大致325℃且大于大致200℃的范围中的生长温度下在衬底上方生长缓冲层；

用N型掺杂剂对所述缓冲层进行掺杂，其中所述N型掺杂剂包括硅；及

在于所述缓冲层上方提供多个层之前，对所述缓冲层进行退火，

其中所述缓冲层为低温GaAs且所述缓冲层中包含As微沉淀物。

17.根据权利要求16所述的方法，其中在小于大致575℃的温度下实现所述退火。