[发明专利]具有对栅极电压的紧密控制的驱动电路

说明书

技术领域

本申请涉及用于电压控制功率半导体的驱动电路，并且更具体地涉及具有紧密栅极电压控制的驱动电路。

背景技术

驱动输出级电路通常由彼此隔离的初级侧电路和次级侧电路构成。初级侧通常接地。隔离的次级侧需要隔离电源。在次级侧内，来自初级侧的命令通常被视为具有恰当形状（至少具有恰当的电压电平）以控制功率半导体。为了驱动诸如MOSFET（金属氧化物半导体场效应晶体管）、IGBT（绝缘栅双极型晶体管）、JFET（结型场效应晶体管）或HEMT（高电子迁移率晶体管）之类的功率晶体管的栅极，驱动输出级传统地包括用于放大进入驱动输出级电路的输入信号或在驱动输出级电路内生成的信号的输出级。驱动输出级电路的驱动输出级典型地包括处于推挽式配置的射极跟随器（emitter follower）级。被施加于驱动输出级的驱动输出级电路内生成的信号或输入信号具有随时间变化的期望电压幅值和形状，意图将该期望电压幅值和形状施加于功率半导体的栅极。驱动输出级应该仅放大电流，并应该保持电压形状或电平。驱动输出级典型地由一个供给电压（例如15V）或两个供给电压（例如+15V，-5V）供电。输入信号的高和低电平通常分别等于正和负供给电压。在n沟道MOSFET或n沟道IGBT的情况下，在接通状态中，驱动输出级的正供给电压理想地被切换到功率晶体管的栅极而没有电压降。在关断状态中，驱动输出级的负供给电压理想地同样被切换到功率晶体管栅极而没有电压将。在p沟道MOSFET的情况下，根据这些器件的控制特性来使极性倒置。对于常开型功率晶体管，“接通”和“关断”状态的电压电平可以分别是0V和-15V或者器件所需的无论什么负电压（例如-5V、-20V）。

如果驱动输出级包括射极跟随器电路，则将存在与射极跟随器的基极-发射极二极管的正向电压相对应的电压降。对于达林顿（Darlington）配置，根据达林顿级的数目，电压降可以是两倍或三倍大。当峰值电流流入或流出功率半导体的栅极且通过驱动输出级时，这样的电压降尤其活跃。这样的电流出现在过渡（例如接通和关断）期间以及在功率半导体的负载端子处的电压变化期间或者在功率半导体的负载端子处的电压变化的情况下（即，功率半导体处的漏极或集电极电压过渡）。这样的漏极或集电极电压过渡可以由功率器件外部的原因（诸如在功率半导体的导通模式中发生的负载的短路）引起。另一示例通过因对功率倒置器内的半桥电路的相位输出处的负载电流进行反转而引起的二极管电流换相等等出现。除非被减轻，驱动电路的输出级中的这些电压降导致某些短路状况下或来自续流二极管的电流换相下功率半导体的更高开关损耗或不可靠操作。尽管存在固有电压降问题，射极跟随器电路的优点是输入信号上的极好响应时间。

因此期望保持极好响应时间但防止驱动输出级的输入和输出之间的电压降的驱动输出级。

发明内容

根据驱动电路的一个实施例，该驱动电路包括具有高电平电压输入和低电平电压输入的驱动输出级。该驱动输出级可操作用于响应于施加于该驱动输出级的栅极电压来生成输出电压。该驱动电路还包括运算放大器，其可操作用于调节施加于所述驱动输出级的栅极电压，以使得输出电压与输入到所述运算放大器的控制信号相对应。连接到所述驱动输出级的高电平电压输入的第一供给电压比所述控制信号的最大值更高，且连接到所述驱动输出级的低电平电压输入的第二供给电压比所述控制信号的最小值更低。

根据电路的一个实施例，该电路包括功率半导体器件以及具有高电平电压输入和低电平电压输入的驱动输出级。所述驱动输出级可操作用于利用由所述驱动输出级响应于施加于所述驱动输出级的栅极电压而输出的电压来驱动所述功率半导体器件。该电路还包括运算放大器，其可操作用于调节施加于所述驱动输出级的栅极电压，以使得由所述驱动输出级输出的电压与输入到所述运算放大器的控制信号相对应。连接到所述驱动输出级的高电平电压输入的第一供给电压比所述控制信号的最大值更高，且连接到所述驱动输出级的低电平电压输入的第二供给电压比所述控制信号的最小值更低。

根据操作驱动电路的方法的一个实施例，该方法包括：切换驱动输出级，以使得所述驱动输出级响应于施加于所述驱动输出级的栅极电压而生成输出电压；由运算放大器调节施加于所述驱动输出级的栅极电压，以使得所述输出电压与输入到所述运算放大器的控制信号相对应；将比所述控制信号的最大值更高的第一供给电压连接到所述驱动输出级的高电平电压输入；以及将比所述控制信号的最小值更低的第二供给电压连接到所述驱动输出级的低电平电压输入。

在阅读下面的详细描述后以及在查看附图后，本领域技术人员将认识到附加特征和优点。