[发明专利]多用户检测中匹配滤波器

说明书

技术领域

本发明属于滤波器领域，尤其是涉及一种多用户检测中匹配滤波器的改进。

背景技术

第三代移动通信系统简称3G，采用宽带码分多址(Code Division Multiple Access,CDMA)数字技术的新一代通信系统。在CDMA无线通信系统中，所有移动手机和所有无线基站都工作在相同的频谱。为区分不同的信道，每个手机广播一个惟一的码序列，由于这些码序列之间并不是完全正交导致了多址干扰(Multiple Access Interference,MAI)，限制了通信系统的容量。CDMA基站必须能够判别这些不同的码序列才能够分辨出不同信道的信号。为了使基站能克服多址干扰准确地分辨出不同信道的信号引入了多用户检测(Multiple UsersDetection,MUD)技术。多用户检测匹配滤波器在用户分离环节作用是至关重要的，它的工作性能直接影响到多用户检测器的质量。FPGA 它是在PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。现有的多用户之间匹配时，效率低、性能不稳定，且结构复杂。

发明内容

本发明就是针对上述问题，提供一种效率高、性能稳定、结构简单的一种多用户检测中匹配滤波器。

为实现上述目的，本发明采用如下技术方案，本发明包括多级处理器、信号检测模块、接收模块、解码模块、解码芯片、比较模块、电源电路、放大模块、滤波模块、裁决模块、匹配模块、A/D转换模块，其特征在于：信号检测模块通过接收装置与多级处理器相连，所述的解码芯片、比较模块、电源模块与多级处理器的输入端口相连；多级处理器的输出模块与放大模块、滤波模块、裁决模块、匹配模块和A/D转换模块相连。

作为一种优选方案，本发明所述多级处理器为单片机。

本发明有益效果。

本发明信号检测模块通过接收装置与多级处理器相连，所述的解码芯片、比较模块、电源模块与多级处理器的输入端口相连；多级处理器的输出模块与放大模块、滤波模块、裁决模块、匹配模块和A/D转换模块相连。针对多用户检测匹配滤波器自身功能和特点，给出了一种以FPGA为平台为主，利用了乒乓操作结构，流水线结构等硬件设计技巧。对每个模块的设计进行了详细介绍，最后通过仿真验证了方案的资源利用和处理速度情况。  

附图说明

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及具体实施方式，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。

图1是本发明电路原理框图。

具体实施方式

如图所示，本发明包括多级处理器、信号检测模块、接收模块、解码模块、解码芯片、比较模块、电源电路、放大模块、滤波模块、裁决模块、匹配模块、A/D转换模块，其特征在于：信号检测模块通过接收装置与多级处理器相连，所述的解码芯片、比较模块、电源模块与多级处理器的输入端口相连；多级处理器的输出模块与放大模块、滤波模块、裁决模块、匹配模块和A/D转换模块相连。

所述多级处理器为单片机。

多用户检测的一般思想为在各用户使用的扩频码序列已知的情况下，首先利用一组匹配滤波器，对位于同一个多址通信信道内的所有用户的扩频信号分别进行匹配滤波，然后对所有匹配滤波的输出同时进行多用户检测算法处理,最终判决恢复出发送的信息数据。可知匹配滤波器是多用户检测器一个重要组成，匹配滤波器工作的效率和可靠性直接影响到检测器的整体有效性和可靠性。匹配滤波的输出时延决定了下级多用户检测算法模块的输入间隔，也从很大程度上决定了多用户检测算法能否在工程上加以实现。因此，设计一种处理时延小的匹配滤波器对多用户检测器是非常有意义。