[发明专利]包括凹槽中的应力源的半导体器件及其形成方法

说明书

公开了包括凹槽中的应力源的半导体器件和形成该半导体器件的方法。该方法可以包括在有源区中形成包含磷的快刻蚀区、以及通过使快刻蚀区凹进来在有源区中形成第一沟槽。该方法还可以包括通过使用定向刻蚀处理扩大第一沟槽来在有源区中形成第二沟槽、以及在第二沟槽中形成应力源。第二沟槽可以包括有源区的凹口部分。

技术领域

本公开主要涉及电子学领域，更具体地，涉及半导体器件。

背景技术

为了改善半导体器件的电特性，已开发了各种应力技术。

发明内容

一种形成半导体器件的方法，该方法可以包括在衬底中的有源区中形成轻掺杂漏极（LDD）、以及在所述LDD中形成包含磷的快刻蚀区。该方法还可以包括通过使所述快刻蚀区凹进来在所述有源区中形成第一沟槽、以及通过使用定向刻蚀处理扩大所述第一沟槽来在所述有源区中形成第二沟槽。所述第二沟槽可以包括所述有源区的凹口部分（notchedportion）。该方法还可以包括在所述第二沟槽中形成应力源、以及在所述有源区上形成栅电极。在多个实施例中，所述LDD包含硼。

根据各种实施例，形成所述第一沟槽的步骤可以包括执行各向同性刻蚀处理。所述第一沟槽可以包括通过使所述快刻蚀区凹进而形成的上沟槽、和连接至所述上沟槽的下部的下沟槽。所述下沟槽的第一宽度可以窄于所述上沟槽的第二宽度。在各种实施例中，形成所述第一沟槽的步骤还可以包括在执行所述各向同性刻蚀处理之前执行各向异性刻蚀处理。

根据各种实施例，所述有源区的凹口部分可以包括上部侧壁和与所述上部侧壁接触的下部侧壁。所述有源区的最上表面与所述上部侧壁之间的角度可以是锐角，并且所述上部侧壁与所述下部侧壁可以不共面。在各种实施例中，所述上部侧壁可以与所述下部侧壁在位于所述LDD的表面上的会合交界处接触。所述上部侧壁和所述下部侧壁的会合交界可以与所述栅电极重叠，并且所述上部侧壁的边缘部分可以突出超过所述栅电极的相邻侧壁。

在各种实施例中，所述快刻蚀区的宽度可以窄于所述LDD的宽度。所述快刻蚀区的第一深度可以浅于所述LDD的第二深度。所述LDD的一部分可以形成在所述有源区与所述快刻蚀区之间。在形成所述应力源之后，所述快刻蚀区的一部分可以位于所述LDD与所述应力源之间。

根据各种实施例，所述方法还可以包括：在形成所述LDD之前在所述有源区上形成初步栅电极以及在所述初步栅电极的侧壁上形成隔离物；以及在形成所述应力源之后去除所述初步栅电极。

根据各种实施例，所述方法还可以包括：在形成所述快刻蚀区之前在所述有源区上形成初步栅电极以及在所述初步栅电极的侧壁上形成隔离物；以及在形成所述应力源之后去除所述初步栅电极。

在各种实施例中，所述方法还可以包括：在形成所述第一沟槽之前在所述有源区上形成初步栅电极以及在所述初步栅电极的侧壁上形成隔离物；以及在形成所述应力源之后去除所述初步栅电极。

根据各种实施例中，形成所述应力源的步骤可以包括在所述第二沟槽中形成第一半导体层、在所述第一半导体层上形成第二半导体层、以及在所述第二半导体层上形成第三半导体层。所述第一半导体层和所述第二半导体层可以包含所述有源区没有的材料。形成所述第一半导体层、所述第二半导体层和所述第三半导体层的步骤可以包括执行选择性外延生长（SEG）处理。根据各种实施例，所述第一半导体层和所述第二半导体层可以包括各自的硅锗层，并且所述第二半导体层的锗浓度可以大于所述第一半导体层的锗浓度。所述第三半导体层可以包括Si层。