[发明专利]保护膜的形成方法、保护膜、硬化性组合物以及积层体在审
申请号: | 201310585965.7 | 申请日: | 2013-11-19 |
公开(公告)号: | CN103834049A | 公开(公告)日: | 2014-06-04 |
发明(设计)人: | 玉木研太郎;伊东宏和;野村博幸;长谷川公一 | 申请(专利权)人: | JSR株式会社 |
主分类号: | C08J5/18 | 分类号: | C08J5/18;C08L83/07;C08L83/05;H01L33/56 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 臧建明 |
地址: | 日本东京港区东*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 保护膜 形成 方法 化性 组合 以及 积层体 | ||
技术领域
本发明涉及一种保护膜的形成方法、保护膜以及硬化性组合物,更详细而言,涉及晶片级封装法中在晶片上形成保护膜的保护膜的形成方法、利用该方法而获得的保护膜以及该方法中使用的硬化性组合物
背景技术
近年来,移动电话、移动计算机、个人数字助理(Personal Digital Assistant,PDA)、数码相机(Digital Still Camera,DSC)等电子制品的小型化、轻量化以及高功能化得到飞跃性的进展。随着此种市场动向,对于搭载于电子制品上的半导体封装,也强烈要求小型化、薄壁化、轻量化以及对安装基板的高密度安装。
基于所述背景,称为晶片级封装的新的半导体封装技术受到关注。所谓晶片级封装,是指在晶片状态的情况下进行再配线、钝化膜等保护膜的形成以及电极的形成等,最终切断晶片而获得半导体芯片的封装技术。依据该技术,切断晶片而获得的半导体芯片的大小直接成为封装(package)的大小,因此可进行小型化以及轻量化。
专利文献1中记载有发光装置的制造方法,所述发光装置包括:发光二极管(Light Emitting Diode,LED)、将LED驱动的驱动电路部、检测LED的光功率的光检测元件、以及对自驱动电路部流向LED的电流进行反馈控制的控制电路部,且所述发光装置的制造方法不仅将光检测元件设置于安装基板上,而且还实现小型化,并且能够通过在该制造方法中应用晶片级封装技术而进一步小型化。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2008-113039号公报
发明内容
晶片级封装中在晶片上形成保护膜的情况下,与在各个芯片上形成保护膜的情况相比,所制膜的面积明显宽广,因此容易受到晶片与保护膜的热膨胀差的影响,容易产生保护膜形成后的晶片的翘曲以及保护膜的龟裂。因此,在晶片级封装中,强烈要求开发出不会产生如上所述的晶片的翘曲以及保护膜的龟裂的保护膜的形成方法。
本发明的课题为开发出在利用晶片级封装技术来形成保护膜的情况下,晶片的翘曲以及保护膜的龟裂的产生少的保护膜的形成方法。
本发明人发现通过使用含有聚硅氧烷且满足特定条件的组合物来解决所述问题,从而完成本发明。即,本发明涉及以下的[1]~[6]。
[1]一种晶片级封装用保护膜的形成方法,其特征在于:通过将硬化性组合物涂布于具有半导体元件的晶片上,使所得涂膜硬化而形成保护膜,所述硬化性组合物含有下述化学式(1)所表示的至少1种含烯基的聚硅氧烷(A)、下述化学式(2)所表示的至少1种氢化聚硅氧烷(B)以及硅氢化反应用催化剂(C),并且满足下述式(3)以及下述式(4)所示的条件:
(R1R22SiO1/2)a1(R33SiO1/2)b1(R42SiO2/2)c1(R5SiO3/2)d1(SiO4/2)e1(OX1)f1 (1)
(式中,R1为烯基,R2分别独立地为烷基、芳基或者芳烷基,R3、R4及R5分别独立地为烷基、芳基、芳烷基或者具有环氧基的基团,X1分别独立地表示氢原子或者碳数1~3的烷基;符号a1、符号b1、符号c1、符号d1、符号e1及符号f1表示1分子中所含的标注有该符号的结构单元的个数,a1为2以上的整数,b1、c1、d1、e1及f1分别独立地为0以上的整数);
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于JSR株式会社,未经JSR株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310585965.7/2.html,转载请声明来源钻瓜专利网。