[发明专利]基于AD采样的磁条卡解码电路

说明书

技术领域

本发明涉及磁条卡信号解码领域，尤其涉及基于AD采样的磁条卡解码电路。

背景技术

在POS支付领域，对于磁条卡信号的读取与解码是必不可少的，磁条卡通过磁道与磁头的相对运动产生电流信号，电子产品需要将这微弱的电流信号解码成数字符号。

现有的类似的实现方案有使用专用的解码芯片进行解码，具体做法是磁头的三路信号直接连接到解码芯片对应的管脚，解码芯片直接解出磁卡的数字信号‘0’和‘1’，从相应的管脚输出，虽然电路简单，但现有的解码芯片成本都很高，一般的芯片也要十五块左右，好点的要二三十块，对于一个电子产品来说这一模块成本占整机成本比重太大，特别是对于那些售价较低的电子支付产品来说成本太高，而且其维护性较差。

现有技术公开了一种磁条卡解码电路，见申请号为201320177677.3，公开日为20130911的中国专利，其主要是用分立元件将磁条卡信号放大，滤波，整形成脉宽不同的方波信号，再根据脉宽解码成数字信号‘0’和‘1’。虽然此专利在一定程度上降低了成本，但是其电路组成较为复杂，包括滤波，放大，整形电路，而在实际应用中仅该磁卡解码电路就要占掉电路板很大部分的面积，这就又增加了生产成本。

发明内容

本发明要解决的技术问题，在于提供基于AD采样的磁条卡解码电路。解决现有磁条卡解码成本高的问题。

本发明是这样实现的：

基于AD采样的磁条卡解码电路，包括磁头、波形放大电路、AD转换电路，所述的磁头与波形放大电路连接，所述的波形放大电路和AD转换电路连接。

进一步地，所述波形放大电路包括参考电压电路和差分放大电路，所述的参考电压电路与差分放大电路连接，所述的差分放大电路与磁头和AD转换电路连接。

进一步地，所述的差分放大电路中，电阻R1的一端与电阻R2的一端和磁头连接，电阻R1的另一端与电阻R3的一端和磁头连接，电阻R2的另一端与电阻R4的一端和运算放大器U1的正相输入端连接，电阻R4的另一端与参考电压电路连接，电阻R3的另一端与电阻R5的一端和运算放大器U1的反相输入端连接，电阻R5的一端与运算放大器U1的输出端连接。

进一步地，所述的参考电压电路中，电阻R6的一端与电源正端连接，电阻R6的另一端与电阻R7的一端、电容C1的一端和运算放大器U2的正相输入端连接，电阻R7的另一端和电容C1的另一端接地，运算放大器U2的反相输入端与运算放大器U2的输出端和差分放大电路连接。

进一步地，所述的AD转换电路包括带AD采样的MCU。

以及本发明提供一种应用于上述的磁条卡解码电路的解码方法，包括如下步骤：

每隔一个固定的时间，对磁条卡解码电路采集到的波形数据进行上升或下降的判断，连续记录波形数据中每个持续上升或下降的波形数据占用所述固定的时间的个数，根据磁头的编码规则进行如下解码：每个持续上升或下降的波形数据占用所述固定的时间的个数较多的记为0、较少的记为1。

进一步地，所述的对磁条卡解码电路采集到的波形数据进行上升或下降的判断，连续记录波形数据中每个持续上升或下降的波形数据占用所述固定的时间的个数，具体为：

步骤10：算得波形数据最大值和最小值的差值，记最小值和所述差值的四分之一的和为下限值，记最小值和所述差值的四分之三为上限值，清零上升标识位；

步骤20：清零波形计数；

步骤30：判断新采集到的波形数据是否大于等于下限值且上升标识位为1；如果是则进入步骤40；如果否则进入步骤60；

步骤40：波形计数加1，判断所述采集到的波形数据是否大于上限值；如果否则进入步骤30；如果是则进入步骤50；

步骤50：则将波形计数结果记为一个持续上升的波形数据占用所述固定的时间的个数，清零上升标识位；返回步骤20；

步骤60：判断所述采集到的波形数据是否小于上限值且上升标识位为0，如果是则进入步骤70，如果否则进入步骤30；

步骤70：波形计数加1，判断所述采集到的波形数据是否小于下限值，如果是则进入步骤80；如果否则进入步骤60；

步骤80：则将波形计数结果记为一个持续下降的波形数据占用所述固定的时间的个数，置位上升标识位；返回步骤20。

进一步地，所述的固定的时间为10us。

本发明具有如下优点：不降低解码正确率和刷卡速度域，且成本更低，电路更简单。

附图说明

下面参照附图结合实施例对本发明作进一步的说明。