[发明专利]一种液晶显示装置

权利要求书

1.一种液晶显示装置，包括：

栅极驱动ASG电路；

驱动集成电路，其中所述ASG电路的栅极线输出端引出的走线通过所述驱动集成电路与客户系统相连；

其中，所述ASG电路输出的电平信号至所述客户系统，以使所述客户系统确定所述ASG电路输出的电平信号超过预设的电平信号门限值的持续时间，当该持续时间小于预设的时间阈值时，所述驱动集成电路接收调整后的ASG电路工作所需的信号编码，所述驱动集成电路根据调整后的该ASG电路工作所需的信号编码驱动所述ASG电路。

2.根据权利要求1所述的装置，其特征在于，所述客户系统接收所述ASG电路的栅极线输出端输出的电平信号，确定所述ASG电路的栅极线输出端输出的电平信号超过预设的电平信号门限值的持续时间，当该持续时间小于预设的时间阈值时，对ASG电路工作所需的信号编码进行调整后发送给所述驱动集成电路，包括：所述客户系统将ASG电路输出的电平信号超过预设的电平信号门限值的持续时间与所述预设的时间阈值进行比较，当该时间小于所述预设的时间阈值时，调整ASG电路工作所需的信号编码中的时钟信号CK和CKB的占空比或ASG电路工作所需的信号编码中的最高电压VGH与最低电压VGL的值，将调整后的ASG电路工作所需的信号编码发送给所述驱动集成电路，使得所述ASG电路输出的电平信号超过预设的电平信号门限值的时间大于或等于所述预设的时间阈值。

3.根据权利要求1所述的装置，其特征在于，所述客户系统包括：电平转换模块和主芯片I/O口逻辑控制单元，

所述电平转换模块用于接收并降低所述ASG电路输出的电平信号，并将降低后的电平信号输入到所述主芯片I/O口逻辑控制单元；

所述主芯片I/O口逻辑控制单元用于接收所述降低后的电平信号，确定所述ASG电路的栅极线输出端输出的电平信号超过预设的电平信号门限值的持续时间，当该持续时间小于预设的时间阈值时，对ASG电路工作所需的信号编码进行调整后发送给所述驱动集成电路。

4.根据权利要求3所述的装置，其特征在于，所述ASG电路栅极线输出端包括第一ASG电路栅极线输出端与第二ASG电路栅极线输出端，其中，所述第一ASG电路栅极线输出端为所述装置中最左侧的ASG电路的栅极线输出端，所述第二ASG电路栅极线输出端为所述装置中最右侧的ASG电路的栅极线输出端。

5.根据权利要求4所述的装置，其特征在于，所述电平转换模块包括第一电平转换模块和第二电平转换模块，其中，所述第一电平转换模块用于降低所述第一ASG电路栅极线输出端输出的电平信号，所述第二电平转换模块用于降低所述第二ASG电路栅极线输出端输出的电平信号。

6.根据权利要求5所述的装置，其特征在于，所述主芯片I/O口逻辑控制单元包括第一主芯片I/O口逻辑控制单元和第二主芯片I/O口逻辑控制单元，其中，所述第一主芯片I/O口逻辑控制单元与第一电平转换模块相连，用于接收第一电平转换模块输出的电平信号并确定所述第一ASG电路的栅极线输出端输出的电平信号超过预设的电平信号门限值的持续时间，当该持续时间小于预设的时间阈值时，对ASG电路工作所需的信号编码进行调整后发送给所述驱动集成电路；第二主芯片I/O口逻辑控制单元与第二电平转换模块相连，用于接收第二电平转换模块输出的电平信号并确定所述第二ASG电路的栅极线输出端输出的电平信号超过预设的电平信号门限值的持续时间，当该持续时间小于预设的时间阈值时，对ASG电路工作所需的信号编码进行调整后发送给所述驱动集成电路。

7.根据权利要求5所述的装置，其特征在于，所述第一电平转换模块包括第一晶体管、高电压电平输入端和接地点，所述第一晶体管连接于高电压电平输入端与接地点之间，用于降低第一ASG电路栅极线输出端输出的电平信号。

8.根据权利要求7所述的装置，其特征在于，所述第一晶体管为MOS管。

9.根据权利要求7所述的装置，其特征在于，所述第一电平转换模块还包括第一限流电阻，所述第一限流电阻连接于高电压电平输入端与所述第一晶体管之间。

10.根据权利要求5所述的装置，其特征在于，所述第二电平转换模块包括第二晶体管、高电压电平输入端和接地点，所述第二晶体管连接于高电压电平输入端与接地点之间，用于降低第二ASG电路栅极线输出端输出的电平信号。

11.根据权利要求10所述的装置，其特征在于，所述第二电平转换模块还包括第二限流电阻，所述第二限流电阻连接于高电压电平输入端与所述第二晶体管之间。