[发明专利]三维叠层封装方法以及影像传感器的制作方法

说明书

技术领域

本发明涉及集成电路工艺领域，尤其涉及一种三维叠层封装方法以及影像传感器的制作方法。

背景技术

未来电子系统将需要满足如下几个方面日益提出的要求：体积小、重量轻、高频和高速运行、低功耗、灵敏、多功能以及低成本。而三维封装正是满足这几个方面要求的一个极具吸引力的途径，其具有减小体积和增加衬底材料利用率的优点。

先进的三维封装技术要求芯片的厚度不断减薄，已制作器件的半导体衬底背面减薄是封装制造过程中的极为重要的工序，超精密磨削、研磨、抛光、腐蚀在半导体衬底背面减薄工艺中获得广泛应用，减薄后的芯片可提高热发散效率、机械性能、电性能、减小芯片封装体积，减轻划片加工量。以硅衬底为例，目前，直径200mm的已制作器件的硅衬底可以被减薄至0.12-0.15mm，直径300mm硅衬底要达到这一水平还需要采用化学机械抛光、等离子腐蚀、先划片后研磨等技术。该项技术今后的发展趋势是减薄至0.05mm以下的厚度。硅衬底上电路层的有效厚度一般为5-10μm，为保证其功能，并有一定的支撑厚度，硅衬底减薄的极限厚度为20-30μm。目前市场上直径300mm的硅衬底的平均厚度为775μm，直径200mm的硅衬底的平均厚度为725μm，如此厚的衬底是为保证在芯片制造、测试、运送过程中有足够的强度，因此，在电路层制作完成后，需要对其进行背面减薄，衬底越薄，其柔韧性越好，受外力冲击引起的应力也越小。

因此，目前的集成电路制造领域需要一种可以降低被减薄的衬底的厚度，而且可以提高表面的平整度的三维封装技术。

发明内容

本发明所要解决的技术问题是，提供一种三维叠层封装方法以及影像传感器的制作方法，能缩短堆叠芯片的引线长度，使封装体积更小，且能够提高衬底表面平整度，同时与前段工艺兼容，并能满足产品或后续工艺的要求。

为了解决上述问题，本发明提供了一种三维叠层封装方法，包括如下步骤：提供第一衬底，所述第一衬底表面已经制作有至少一个第一器件，所述第一器件的引脚暴露于所述第一衬底的表面；提供第二衬底，所述第二衬底包括具有第一掺杂浓度的支撑层和具有第二掺杂浓度的第一器件层，所述第一器件层中亦制作有至少一个第二器件，所述第二器件的引脚暴露于第一器件层的表面处，所述第一器件层内包括多个通孔，所述通孔内均填充有导电材料，并分别与所述第二器件的至少一引脚电学连接；以所述第一衬底和第二衬底具有器件的表面为贴合面，将所述第一衬底和第二衬底贴合在一起，并使所述第一器件和第二器件的引脚接触；旋转腐蚀所述支撑层，使所述通孔暴露于所述第一器件层的表面。重复上述步骤，将多个具有器件层的衬底依次贴合，形成具有多个器件层的三维封装结构。

进一步包括如下步骤：去除支撑层后，在所述器件层表面进行光刻、离子注入、退火及膜沉积中的一种或多种工艺。

当第一掺杂浓度大于第二掺杂浓度时，旋转腐蚀采用的腐蚀溶液为氢氟酸、硝酸和乙酸的混合液或氢氟酸、硝酸和水的混合液；当第一掺杂浓度小于第二掺杂浓度时，旋转腐蚀采用的腐蚀溶液为邻苯二酚、乙二胺和水的混合液或氨水、过氧化氢和水的混合液。

旋转腐蚀工艺为单片单面湿法腐蚀。旋转腐蚀的腐蚀溶液流量为每分钟100~4000ml，第二衬底旋转角速度为每分钟50~5000转。

所述第一衬底与第二衬底贴合采用的方法为：等离子体处理后低温键合；或采用粘结剂粘合。

进一步，在所述旋转腐蚀所述支撑层步骤之前，包括一减薄所述支撑层的预减薄步骤，所述预减薄的方法选自于研磨或抛光中的一种或两种。

本发明还提供一种影像传感器的制作方法，包括如下步骤：提供一第一衬底及第二衬底，所述第二衬底包括具有第一掺杂浓度的支撑层和具有第二掺杂浓度的器件层，所述器件层中含有影像传感器的驱动电路；在所述器件层中形成至少一个通孔，所述通孔内填充导电材料，所述通孔内的导电材料与器件层中影像传感器的驱动电路的引脚电学连接；在所述器件层和/或第二衬底表面形成绝缘层；以所述绝缘层及器件层为中间层，将第一衬底及第二衬底键合在一起；旋转腐蚀所述支撑层，使所述通孔暴露于所述器件层的表面； 在所述器件层表面制造影像传感器的光学器件及焊盘，所述通孔内的导电材料进一步与所述焊盘电连接，从而形成影像传感器。

进一步，在旋转腐蚀去除所述支撑层步骤后，包括一在器件层表面形成薄膜的步骤，所述薄膜包括一贯穿所述薄膜的接触孔，所述通孔内的导电材料与所述焊盘通过所述接触孔电连接。