[发明专利]包封件上芯片型封装件

说明书

技术领域

示例性实施例涉及半导体封装领域。具体地讲，示例性实施例涉及一种包封件上芯片型封装件及其制造方法。

背景技术

随着半导体技术的发展，提出并开发了一种在一个封装件中设置多个半导体芯片的多芯片封装件。目前，多芯片封装件的最主要的结构为将裸芯片逐一垂直堆叠，然后通过引线键合方式与基板连接，最后通过包封材料层进行包封的堆叠式芯片封装件。堆叠式芯片封装件主要有工艺成熟等特点。

图8是示出根据现有技术的堆叠式芯片封装件800的剖视图。

如图8中所示，根据现有技术的堆叠式芯片封装件800可以包括基板810、多个第一半导体芯片820、830和840、多个第二半导体芯片850和860、键合引线870、包封材料层880、以及连接件890。

第一半导体芯片820、830和840可以顺序堆叠在基板810的上表面上。第二半导体芯片850和860可以堆叠在第一半导体芯片820、830和840上。如图8中所示，第二半导体芯片850和860可以堆叠在第一半导体芯片820、830和840中的最上面的第一半导体芯片840的上表面上。

键合引线870可以将基板810、第一半导体芯片820、830和840、以及第二半导体芯片850和860彼此电连接。

包封材料层880可以包封第一半导体芯片820、830和840、第二半导体芯片850和860、以及键合引线870。

连接件890可以设置在基板810的下表面上。如图8中所示，连接件890可以为焊球。在这样的情况下，堆叠式芯片封装件800可以为球栅阵列（BGA）封装件。

第一半导体芯片820、830和840可以为彼此相同的NAND闪速存储器芯片。第二半导体芯片850和860可以分别为存储器控制芯片850和DRAM芯片860。如图1中所示，由于NAND闪速存储器芯片820、830和840的尺寸通常大于存储器控制芯片850和DRAM芯片860的尺寸，所以为了工程稳定性考虑，在进行多层堆叠结构考虑时，可以将较小的存储器控制芯片850和DRAM芯片860放置在最顶层。

为提高NAND闪速存储器芯片820、830和840的数据传输速度，应该尽可能缩短NAND闪速存储器芯片820、830和840与存储器控制芯片850之间的信号路径的电学长度；然而，在现有的结构中，NAND闪速存储器芯片820、830和840与存储器控制芯片N50之间的连接需要通过基板，即，NAND闪速存储器芯片与存储器控制芯片之间的信号路径为第一半导体芯片820、830和840—键合引线870—基板810—键合引线870—存储器控制芯片850，所以信号路径的电学长度很长，因此可能不利于电信号的传输。

发明内容

为了解决上面的和/或其他的问题，示例性实施例提供了一种芯片封装件，所述芯片封装件可以包括：基板；半导体芯片包封件，半导体芯片包封件设置在基板上，并包括第一半导体芯片、包封第一半导体芯片的第一包封材料层、以及形成在第一包封材料层的上表面上的多个焊盘，所述多个焊盘中的至少一个焊盘通过在第一半导体芯片的上表面和第一包封材料层的上表面上延伸的再布线层而与第一半导体芯片电连接；第二半导体芯片，第二半导体芯片堆叠在半导体芯片包封件的上表面上，暴露所述多个焊盘，并电连接到所述多个焊盘中的与第一半导体芯片电连接的至少一个焊盘；第二包封材料层，第二包封材料层在基板上包封半导体芯片包封件和第二半导体芯片。

所述多个焊盘可以通过在第一包封材料层的上表面上沉积金属层并将沉积的金属层图案化而形成。

所述芯片封装件还可以包括介电层。介电层可以覆盖第一半导体芯片的上表面和第一包封材料层的上表面，并可以暴露所述多个焊盘。

再布线层可以通过在第一半导体芯片的上表面和第一包封材料层的上表面上沉积金属层并将沉积的金属层图案化而形成。

再布线层和所述多个焊盘可以通过将沉积的金属层图案化而被同时形成。

可以通过键合引线或导电胶将第二半导体芯片电连接到所述多个焊盘中的与第一半导体芯片电连接的至少一个焊盘。

所述芯片封装件还可以包括第三半导体芯片。第三半导体芯片可以堆叠在第二半导体芯片上，暴露第二半导体芯片的连接端，并电连接到第二半导体芯片的连接端中的与第一半导体芯片电连接的连接端。

第三半导体芯片可以与第二半导体芯片接收来自第一半导体芯片的相同的信号。