[发明专利]硅和硅锗纳米线的形成有效
申请号: | 201310594134.6 | 申请日: | 2013-11-21 |
公开(公告)号: | CN104425495B | 公开(公告)日: | 2019-06-11 |
发明(设计)人: | 江国诚;卡洛斯·H·迪亚兹;让-皮埃尔·科林格 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L27/092 | 分类号: | H01L27/092;H01L29/78;H01L29/775;H01L21/8238;B82Y10/00 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;孙征 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 纳米 形成 | ||
1.一种用于形成半导体布置的方法,包括:
在衬底上方形成第一硅和硅锗叠层,所述第一硅和硅锗叠层包括第一硅层和第一硅锗层;
邻近所述第一硅和硅锗叠层的第一侧形成第一源极区;
邻近所述第一硅和硅锗叠层的第二侧形成第一漏极区;
氧化所述第一硅和硅锗叠层以形成第一锗纳米线沟道,所述氧化包括在同一氧化工艺中将所述第一硅层和所述第一硅锗层中的硅转化为氧化硅区,所述第一锗纳米线沟道形成在所述第一源极区和所述第一漏极区之间;
去除所述氧化硅区;
由所述第一硅和硅锗叠层形成第二锗纳米线沟道;
在所述第一锗纳米线沟道周围形成第一介电层;
在所述第二锗纳米线沟道周围形成第二介电层;
在所述第一介电层和所述第二介电层周围形成第一栅极结构,以形成第一纳米线晶体管,其中,在所述第一介电层和所述第二介电层之间的间隔中不存在所述第一栅极结构;以及
形成包括第一硅纳米线沟道的第二纳米线晶体管。
2.根据权利要求1所述的方法,形成所述第二纳米线晶体管包括:
在所述衬底上方形成第二硅和硅锗叠层,所述第二硅和硅锗叠层包括第二硅层和第二硅锗层;
邻近所述第二硅和硅锗叠层的第一侧形成第二源极区;
邻近所述第二硅和硅锗叠层的第二侧形成第二漏极区;
从所述第二硅和硅锗叠层中去除所述第二硅锗层,以形成所述第一硅纳米线沟道,所述第一硅纳米线沟道形成在所述第二源极区和所述第二漏极区之间;以及
在所述第一硅纳米线沟道周围形成第二栅极结构,以形成所述第二纳米线晶体管。
3.根据权利要求2所述的方法,包括:
在所述第二纳米线晶体管内,由所述第二硅和硅锗叠层形成第二硅纳米线沟道。
4.根据权利要求1所述的方法,包括:
在单次制造工艺期间,将所述第一纳米线晶体形成作为PMOS晶体管管而将所述第二纳米线晶体管形成作为NMOS晶体管。
5.根据权利要求1所述的方法,氧化所述第一硅和硅锗叠层包括:
去除形成在所述第一硅和硅锗叠层上方的牺牲栅极,以将所述第一硅和硅锗叠层暴露于氧中。
6.根据权利要求1所述的方法,包括:
在所述第一锗纳米线沟道和所述第一栅极结构之间形成界面层。
7.根据权利要求2所述的方法,去除所述第二硅锗层包括以下操作中的至少一个:
实施氧化技术,以将所述第二硅层暴露于氧中,从而形成所述第一硅纳米线沟道;和
对所述第二硅层实施氢退火技术,以形成所述第一硅纳米线沟道。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310594134.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:记忆体元件、记忆体阵列与其操作方法
- 下一篇:3DIC互连装置和方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的