[发明专利]一种提高数据截位后信号无杂散动态范围的方法

说明书

技术领域

本发明属于数字信号处理技术领域，更为具体地讲，涉及一种提高数据截位后信号无杂散动态范围的方法。

背景技术

目前，实现数字信号处理的主要器件是FPGA和DSP。数字处理器件都会受到“有限字长效应”的影响，即信号序列的各个值都是以有限位宽的形式存在。一般来说，FPGA中执行的各种运算都是基于整型数来完成的，因此，FPGA内部运算过程中，每一次的运算都可能会带来数据位宽的增加，导致最终运算结果位宽超出预期所需要的位宽，这时需要对最终运算结果进行截位处理；或者当后级处理位宽较低时，也需要对前级的高位宽运算结果截位处理。例如ALTERA公司的大部分FPGA芯片内部快速傅里叶变换（FFT）IP core所能支持的最大位宽为24位，如果输入信号经过量化、混频、滤波及加窗等多个操作后，最终运算结果位宽有可能会大于24位。这时候，需要截去多余的位数以满足24位的要求。

在现有技术中，数字信号处理过程常见的截位做法是直接截掉最低的某几位，以符合后级处理的位宽要求，这种对多位数据的直接截位处理，实现将数据从高量化精度向低量化精度的转换过程，转换过程中，由于数据量化阶的减少，描述相邻两个样点之间信号细节的信息也随之减少，导致高量化精度信号多个采样点代表的连续变化信息变为一级没有变化的阶梯，导致得到的低量化精度信号出现明显的谐波失真，降低转换后信号的无杂散动态范围（SFDR）。

假设x(n)是经过一系列运算后得到的最终信号，有效位宽为A，数据截位之后得到的信号为y(n)，有效位数为B。设z(n)表示截去的误差信号，位宽为A-B，有以下关系成立：

x(n)＝y(n)*2^A-B+z(n)            （1）

设x(n)、y(n)和z(n)的离散傅里叶变换（DFT）分别为X(e^jω)、Y(e^jω)和Z(e^jω)，对（1）式等号两边求离散傅里叶变换：

X(ejω)=Σn=0∞x(n)e-jωn=Σn=0∞[y(n)*2A-B+z(n)]e-jωn=Σn=0∞y(n)*2A-Be-jωn+Σn=0∞z(n)e-jωn=2A-BΣn=0∞y(n)e-jωm+Σn=0∞z(n)e-jωn---(2)]]>