[发明专利]半导体器件和SRAM器件

说明书

本公开提供了半导体器件和SRAM器件。包括第一晶体管和第二晶体管的半导体器件集成在基板上。第一和第二晶体管的每个包括纳米尺寸有源区域，该纳米尺寸有源区域包括提供在纳米尺寸有源区域的各端部中的源极区域和漏极区域以及提供在源极区域和漏极区域之间的沟道形成区域。第一晶体管的源极区域和漏极区域具有与第二晶体管的源极区域和漏极区域相同的导电类型，第二晶体管具有比第一晶体管低的阈值电压。第二晶体管的沟道形成区域可以包括同质掺杂区域，该同质掺杂区域的导电类型与第二晶体管的源极区域和漏极区域的导电类型相同，且与第一晶体管的沟道形成区域的导电类型不同。

技术领域

本发明构思的示例性实施例涉及半导体器件，具体地，涉及具有阈值电压彼此不同的晶体管的半导体器件。

背景技术

半导体集成电路器件正被增加地用于消费、商业和其它电子装置中。半导体器件可以包括用于存储数据的存储器件、用于处理数据的逻辑器件和包括存储器和逻辑元件两者的混合器件。由于对具有高速度和/或低功耗的电子器件的增加的需求，半导体器件应当提供快的操作速度和/或低的操作电压。为了满足这些技术要求，半导体器件的复杂性和/或增大的集成密度会增加。

发明内容

本发明构思的示例性实施例能够提供具有阈值电压彼此不同的晶体管的半导体器件。

根据本发明构思的示例性实施例，一种半导体器件包括集成在基板上的第一晶体管和第二晶体管，第一和第二晶体管的每个包括纳米尺寸有源区域，该纳米尺寸有源区域包括在纳米尺寸有源区的各端部中的源极区域和漏极区域以及在源极区域和漏极区域之间的沟道形成区。第一晶体管的源极区和漏极区具有与第二晶体管的源极区和漏极区相同的导电类型，第二晶体管具有比第一晶体管低的阈值电压，并且第二晶体管的沟道形成区域可以包括同质掺杂区域（homogeneously doped region），其导电类型可以与第二晶体管的源极区域和漏极区域相同，并可以与第一晶体管的沟道形成区域不同。

在示例性实施例中，在半导体器件的操作期间，与第二晶体管的源极区和漏极区的少数载流子具有相同导电类型的载流子可以累积在第二晶体管的同质掺杂区域中以形成反型区域（inversion region）。

在示例性实施例中，第二晶体管可以由于反型区域的存在而关断。

在示例性实施例中，反型区域的深度（从由基板突出的纳米尺寸有源区 域的表面）可以与第二晶体管的源极区域和漏极区域的深度基本上相同。

在示例性实施例中，同质掺杂区域的掺杂浓度可以低于第二晶体管的源极区域和漏极区域的掺杂浓度。

在示例性实施例中，同质掺杂区域的掺杂浓度随着距第二晶体管的源极区域和漏极区域的距离增加而减小。

在示例性实施例中，同质掺杂区域将第二晶体管的源极区域和漏极区域彼此连接。

在示例性实施例中，该器件还可以包括第三晶体管，该第三晶体管包括源极区域和漏极区域以及在源极区域和漏极区域之间的沟道形成区域，源极区域和漏极区域的导电类型可以与第一晶体管的源极区域和漏极区域相同。第三晶体管的沟道形成区域可以包括连接到第三晶体管的源极区域的第一同质掺杂区域、连接到第三晶体管的漏极区域的第二同质掺杂区域以及将第一同质掺杂区域与第二同质掺杂区域连接的异质掺杂区域（heterogeneously doped region）。第一和第二同质掺杂区域具有与第三晶体管的源极区域和漏极区域相同的导电类型，并且异质掺杂区域具有与第三晶体管的源极区域和漏极区域不同的导电类型。

在示例性实施例中，第三晶体管的阈值电压可以低于第一晶体管的阈值电压且高于第二晶体管的阈值电压。

在示例性实施例中，第三晶体管的阈值电压随着异质掺杂区域的宽度的减小而减小且随着异质掺杂区域的宽度的增加而增加。