[发明专利]一种基于FPGA的通信基带的一体化验证平台

权利要求书

1.一种基于FPGA的通信基带的一体化验证平台，其特征在于，包括软件基带处理模块、硬件基带处理模块和射频模块，所述软件基带处理模块通过采用UDP传输协议的以太网与硬件基带处理模块连接，硬件基带处理模块通过AD/DA转换器与射频模块连接；

所述硬件基带处理模块包括发送硬件基带处理单元和接收硬件基带处理单元，射频模块包括射频发送单元和射频接收单元；所述发送硬件基带处理单元通过DA转换器与射频发送单元连接，接收硬件基带处理单元通过AD转换器与射频接收单元连接；

所述发送硬件基带处理单元包括微控制器MCU、以太网物理层PHY、以太网控制器MAC，数据存储控制器DSC，发送FIFO子单元和发送基带子单元，以太网物理层PHY 的输出端与以太网控制器MAC的输入端连接，以太网控制器MAC的输出端与数据存储控制器DSC的输入端连接，数据存储控制器DSC的输出端与发送FIFO子单元的输入端连接，发送FIFO子单元的输出端与发送基带子单元的输入端连接，发送基带子单元的输出端通过DA转换器与射频发送单元连接；微控制器MCU分别与太网控制器MAC，数据存储控制器DSC连接，所述以太网控制器MAC中还设有广播包过滤器；

所述接收硬件基带处理单元包括微控制器MCU、以太网物理层PHY、以太网控制器MAC，数据存储控制器DSC，接收FIFO子单元和接收基带子单元，以太网物理层PHY 的输入端与以太网控制器MAC的输出端连接，以太网控制器MAC的输入端与数据存储控制器DSC的输出端连接，数据存储控制器DSC的输入端与接收FIFO子单元的输出端连接，接收FIFO子单元的输入端与接收基带子单元的输出端连接，接收基带子单元的输入端通过DA转换器与射频发送单元连接，微控制器MCU分别与太网控制器MAC，数据存储控制器DSC连接。

2.根据权利要求1所述的基于FPGA的通信基带的一体化验证平台，其特征在于，所述射频发送单元包括射频调制器、本振LO和锁相环PLL与功率放大器PA；所述本振LO和锁相环PLL的输出端接射频调制器的输入端，射频调制器的输出端接功率放大器PA的输入端；DA转换器接射频调制器的输入端。

3.根据权利要求2所述的基于FPGA的通信基带的一体化验证平台，其特征在于，所述射频接收单元包括可变增益放大器VGA、射频解调器、低噪声放大器LNA与本振LO和锁相环PLL；所述低噪声放大器LNA的输出端接射频解调器的输入端，本振LO和锁相环PLL的输出端接射频解调器的输入端，射频解调器的输出端接可变增益放大器VGA的输入端，可变增益放大器VGA的输出端接AD转换器。

4.根据权利要求1所述的基于FPGA的通信基带的一体化验证平台，其特征在于，所述软件基带处理模块是带有显示单元的处理器。

5.根据权利要求1所述的基于FPGA的通信基带的一体化验证平台，其特征在于，所述软件基带处理模块和硬件基带处理模块采用请求--应答模式交互，在传输开始时，软件基带处理模块和硬件基带处理模块都开始发出一个socket命令，软件基带处理模块发送一个bind命令，用于分配一个本地协议地址给socket；在软件基带处理模块/硬件基带处理模块，“Recv”操作用于接收数据报，而“Send”操作是负责发送数据报；在传输请求过程中，丢失的数据包被重发超时机制检测到，如果软件基带处理模块没有收到数据该机制允许软件基带处理模块重发传输请求到硬件基带处理模块。