[发明专利]一种基于DSP和FPGA的捷联罗经导航计算机

说明书

技术领域

本发明涉及一种基于数字信号处理器（Digital Signal Processing,DSP)和现场可编程门阵列（Field-Programmable Gate Array,FPGA)的FGCS-01罗经系统用导航计算机，产品主要用于FGCS-01罗经系统中三轴光纤陀螺及加速度计数据接收、罗经解算以及对外串口输出功能，提供精确的横摇、纵摇及航向姿态信息，满足FGCS-01罗经系统的功能要求,该技术属于航空、航天导航技术领域。

背景技术

导航计算机是捷联惯导系统的中心处理器，主要完成系统的数据处理与计算。近年来,随着科学技术的不断进步，导航技术向着多传感器、多信息融合的方向发展，武器装备也向着小型化、高性能、高可靠性的方向发展,这对导航计算机提出了更高的要求。传统的导航计算机大多为专用计算机、通用计算机平台（8086系列）、嵌入式工控机（PC104)等,它们体积大、功耗大、成本高，已经不能胜任新形势下的导航要求。

随着现代电子技术的发展，出现了运算能力强大的数字信号处理器(DSP)。它是专门为快速实现各种数字信号的处理算法而设计的,是具有特殊结构的微处理器。在当今的数字化时代背景下，DSP成为通信、计算机、控制器类产品等领域的基础器件，基于DSP技术的开发应用正成为数字时代的应用技术潮流。导航计算机接收来自惯性器件的测量参数值，按照预先设定的导航算法和误差修正算法计算出当前时刻的位置、速度和姿态。分析大多数的导航算法可以知道，三角函数计算与矩阵计算是导航计算机的典型运算，而且乘法出现的频率相对较高。而DSP芯片的显著特点是内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，并广泛采用流水线操作,因此基于DSP芯片设计的导航计算机可以有效的提高导航运算的速度和精度。但是系统的输入/输出涉及与外界进行大量的数据交换和外设控制等I/O操作，这是DSP的弱项。DSP在进行数据运算的同时,还要兼顾系统控制和数据I/0，并响应频繁的中断。此时DSP赖以进行高速数据处理的多级缓冲和高速流水线机制将被频繁打断。另外，低速的外设和I/O操作要求在DSP的操作时序中插入大量的等待周期，最终使DSP的优势大大消弱。所以，为兼顾系统数据的I/O功能和运算功能,考虑到FPGA在操作I/O上的优势，本专利申请的导航计算机采用DSP+FPGA系统结构。

发明内容

(1)本发明要解决的技术问题

针对现有导航计算机的不足，本发明提供一种基于DSP和FPGA的捷联罗经导航计算机，实现数据的集中釆集以及导航信息的实时解算和输出，它具有体积小、功耗低、集成度高、实时性好、可扩展性强、易于升级的特点。

(2)本发明的技术解决方案

一种基于DSP和FPGA的捷联罗经导航计算机，由数据输入模块、数据釆集模块、导航解算模块和数据输出模块组成。它们之间的位置连接关系及信号走向是：数据输入模块和数据采集模块相连，数据采集模块分别与导航解算模块和数据输出模块相连。首先，经数据输入模块输出的CMOS电平形式的IMU脉冲信号被数据采集模块的FPGA釆集，每完成一次采集便触发导航解算模块中DSP外部中断，DSP通过响应该中断来读取数据采集模块中FPGA采集的IMU数据和IMU采样次数，进而完成导航解算。解算后的位置、速度及姿态结果同样通过中断方式返回FPGA，进而通过串口输出。

所述的数据输入模块包括一个电平转换芯片和三个RS422接口芯片，电平转换芯片采用一片SN74CBTD3384，IMU脉冲信号经过电平转换芯片转换后输出CMOS电平形式的IMU脉冲信号。