[发明专利]一种高速的数据收发器

说明书

技术领域：

本发明涉及线路接口设备，尤其涉及一个高速的数据收发器。 

背景技术：

一种数据收发器（发射器/接收器）是一个读/写终端，能够从传输介质上发送信息和接收信息。收发器通常包括线路驱动级和一个接收器级。该线路驱动器从计算机系统中放大数字信号输出，使得信号可以准确地在传输介质上传输。传统的线路驱动器通常包括电平转换能力，提供与不同的集成电路技术（例如TTL）的兼容性，可能被用在计算机内部逻辑中。接收器通常是一个差分放大器，接收传输介质上的信号，并提供一个输出，代表从介质中接收到的数字信息。 

收发器电路可以被设计为通用的应用程序，也可以被设计成一个更具体的符合工业标准的数据通讯配置。 

图1所示为可利用的总线电平的层次结构。 

图2所示为背板总线和处理器内部的数据总线之间的数据收发器的定位，以促进处理器和系统其余部分之间的通信。 

虽然已经提供了数据收发器的集成电路的版本，但是这些收发器的驱动级和接收器都已经表现出了不足之处。至于驱动级，过去的收发器表现出不对称的偏斜，也就是说，高到低电平的转换太快，低到高电平的转换太慢。此外，传统的驱动级表现出较差的温度和电源性能，消耗过多的功率。在接收端，传统的收发器表现出了巨大的地面弹跳，伴随稳定性和偏移的问题。 

因此，有一个可用的数据收发器，并提供转换率控制，具有更好的温度和电源交流性能，消耗更少的功率，这是非常需要的。 

发明内容：

本发明提供了背板收发器，逻辑数据收发器。 

本发明的技术解决方案： 

本发明中的高速多通道数据收发器，其中驱动级包括偏置电压稳压器，为每个收发器的驱动级调节基极驱动，在不同的电源电压和温度条件下，来实现快速和稳定的传播延迟。连接到电压偏置输入线路的输入电容，提供即时的基极驱动给输出驱动器，在不加直流电流的情况下，快速开启输出驱动器。两对米勒电容收发器，连接在收发器驱动级的数据输入端和输出驱动器的集电极之间，控制驱动器的输出转换率。一个放电电容式网络，连接到输出驱动器的基极， 当驱动器被禁用时，提供一个即时的放电路径。 

在接收端，ECC-TTL转换级降低节点电容，并提供快速关断装置。当接收器处于高阻抗状态时，TTL输出缓冲区消耗的功率为零。 

通过参考下面的详细描述和附图，其中阐述了一个利用本发明的特征的说明性实施例。这被能更好地理解本发明中的数据收发器的特征和优点。 

对比专利文献：CN202178760U一种基于PCIE的高速数据收发一体装置201120269780.1 

附图说明：

图1所示为系统中总线电平的层次结构的图形说明。 

图2所示为一个背板总线和系统中的处理器的数据总线之间，数据收发器的放置的方框图。 

图3所示为一个根据本发明原则的高速的数据收发器的方框图。 

图4A和图4B所示为两个在图3中所示的数据收发器中，可使用的驱动级电路示意图。 

图5为一个在图3中所示的数据收发器中，可使用的电压偏置电路示意图。 

图6A-6C所示为三个在图3中所示的数据收发器中，可使用的接收器电路示意图。 

图7A-7B所示为两个在图3中所示的数据收发器中，可使用的CD和T/A电路示意图。 

图8为一个在图3中所示的数据收发器中，可使用的设置电路示意图。 

图9为一个在图3中所示的数据收发器中，可使用的带隙电路示意图。 

具体实施方式：

图3所示为一个根据本发明原则的高速的数据收发器10的方框图。收发器10包括九个通道1-9，每个通道具有一对驱动器12和接收器14。一个芯片禁用的（T/R＆CD）发送/接收控件块16，可启用和禁用驱动器12和接收器14,这在下面会有更详细的描述。设置块18确保在充电和断电期间，驱动器12和接收器14的输出无干扰。带隙参考电压块20（V_ref）提供参考电压输入到所有的接收器14。根据本发明原则的一个方面，正如在下面更详细描述的是，偏置电压块22（V_偏置）为每个驱动器12调节基极驱动，在不同的电源和温度操作条件下，实现快速和稳定的传播延迟。