[发明专利]一种雷达波形产生方法及其电路在审
申请号: | 201310617496.2 | 申请日: | 2013-11-27 |
公开(公告)号: | CN104678363A | 公开(公告)日: | 2015-06-03 |
发明(设计)人: | 陆新权;彭伟;房卫军 | 申请(专利权)人: | 中国航空工业集团公司雷华电子技术研究所 |
主分类号: | G01S7/282 | 分类号: | G01S7/282;G01S13/32 |
代理公司: | 中国航空专利中心 11008 | 代理人: | 杜永保 |
地址: | 214063 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 雷达 波形 产生 方法 及其 电路 | ||
技术领域
本发明属于雷达波形设计技术领域,涉及对雷达发射波形的改进。
背景技术
雷达为实现不同的功能需要产生不同的雷达波形以便与雷达的功能相匹配,现代雷达为了具备高的距离分辨率能力,通常需要产生高斜率、大带宽的线性调频信号,且调频周期是雷达发射调制脉冲周期,然后通过脉冲压缩将该信号压缩成窄脉冲信号以达到提高距离分辨率的目的。而雷达要实现测距功能时,一种能有效解决距离模糊问题的测距方法是线性调频测距法,此时雷达需要产生一个斜率很低,且调频周期是一个雷达帧脉冲周期(雷达信号处理周期)的线性调频信号,即帧内线性调频信号。现有雷达波形产生方法的原理结构框图参见图1,它由第一寄存器1、第二寄存器2、二选一开关3、第一累加器4、第一加法器5、DDS核6、DAC电路7构成。第一寄存器1的输出端连接到第一累加器4的数据输入端4a,第二寄存器2的输出端与第一加法器5的输入端5b连接,来自雷达定时器的雷达帧脉冲输入到二选一开关3的输入端3a,来自雷达定时器的雷达发射调制脉冲输入到二选一开关3的另一输入端3b,二选一开关3的输出端3c同时连接到DDS核6的复位信号输入端6b和累加器4的复位信号输入端4b,累加器4的累加结果输出端4c连接到加法器5的另一个输入端5a,加法器5的输出端5c连接到DDS核6的输入端6a,DDS核6的输出端6c与DAC电路7的输入端连接,DAC电路7的输出端即是最终信号输出端。现有的这种雷达波形产生方法在产生调频测距的帧内线性调频信号时,距离分辨率比较低,当目标编队飞行时,就很难分辨出目标的真正数量。
发明内容
本发明的目的是:提出一种新的雷达波形产生方法,以产生出一种新的雷达波形,能够同时具备帧内线性调频信号和脉内线性调频信号的特点,从而能够使雷达在实现调频测距功能的同时还能具备相对较高的距离分辨率。
本发明的技术方案是:一种雷达波形产生电路,包括第一寄存器、第二寄存器、第三寄存器、第一累加器、第二累加器、第一加法器、第二加法器、DDS核、DAC电路。第一寄存器的输出端与第二累加器的数据输入端连接,第二寄存器的输出端与第二加法器的输入端连接,第三寄存器的输出端与第一累加器的数据输入端连接,来自雷达定时器的雷达发射调制脉冲同时输入到第二累加器的复位信号输入端和DDS核的复位信号输入端,来自雷达定时器的雷达帧脉冲输入到第一累加器的复位信号输入端,第一累加器的累加输出端连接到第一加法器的输入端,第二累加器的累加输出端连接到第一加法器的另一个输入端,第一加法器的输出端连接到第二加法器的另一个输入端,第二加法器的输出端与DDS核的输入端连接,DDS核的输出端与DAC电路的输入端连接,DAC电路的输出端即是本发明最终雷达波形的输出端。
一种雷达波形产生方法,包括以下步骤:
第一步,依据雷达功能需求,将该功能需求下的帧内线性调频斜率控制字存入第三寄存器,然后第三寄存器将帧内线性调频斜率控制字输入给第一累加器;依据雷达功能要求,将该功能需求下的脉内线性调频斜率控制字存入第一寄存器,然后第一寄存器将脉内线性调频斜率控制字输入给第一累加器;依据雷达功能要求,将该功能需求下的频率控制字存入第二寄存器,然后第二寄存器将频率控制字输入给第二加法器。
第二步,第一累加器、第二累加器,分别对输入进来的斜率控制字进行累加,并分别将累加结果输入给第一加法器;同时,雷达定时器输入进来的雷达帧脉冲输入至第一累加器,作为其复位信号,其复位方式为:当帧脉冲为高电平时,第一累加器复位,此时第一累加器的输出结果为0;雷达定时器输入进来的雷达发射调制脉冲输入给第二累加器,作为其复位信号,其复位方式为:当雷达发射调制脉冲为低电平时,第二累加器复位,此时第二累加器的输出结果为0。
第三步,第一加法器将第一累加器和第二累加器输入进来的数据相加,并将相加的结果输入给第二加法器。
第四步,第二加法器将第一加法器和第二寄存器输入进来的数据相加,并将相加的结果输入DDS核。
第五步,DDS核依据第二加法器输入的结果,产生相应的数字化的幅度信息,并输出至DAC电路,同时,雷达定时器输入进来的雷达发射调制脉冲输入给DDS核,作为其复位信号,其复位方式为:当雷达发射调制脉冲为低电平时,DDS核复位,此时DDS核输出结果为0。
第六步,DAC电路依据DDS核输入的数字化幅度信息,完成数字到模拟的转换,转换结果即为最终输出的雷达波形。
所述的第一寄存器、第二寄存器、第三寄存器、第一累加器、第二累加器、第一加法器、第二加法器、DDS核以同一个系统时钟运行。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司雷华电子技术研究所;,未经中国航空工业集团公司雷华电子技术研究所;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310617496.2/2.html,转载请声明来源钻瓜专利网。