[发明专利]半导体器件和栅极的形成方法在审

申请号：	201310617880.2	申请日：	2013-11-27
公开（公告）号：	CN104681417A	公开（公告）日：	2015-06-03
发明（设计）人：	隋运奇	申请（专利权）人：	中芯国际集成电路制造（上海）有限公司
主分类号：	H01L21/027	分类号：	H01L21/027;H01L21/28
代理公司：	北京集佳知识产权代理有限公司 11227	代理人：	骆苏华
地址：	201203 ***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体器件栅极形成方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体制备领域，尤其是涉及一种半导体器件和栅极的形成方法。

背景技术

随着集成电路制造技术的发展，集成电路的集成度不断增加，集成电路的特征尺寸也不断减小，因而对于集成电路中各电器元件的质量要求也越发严格。

在集成电路制造工艺中，光刻工艺被认为是大规模集成电路制造中的核心步骤。光刻工艺是将掩模板上的图形通过曝光转移到半导体衬底的各薄膜层上，之后刻蚀各薄膜层以形成带有特定图案的薄膜层的工艺。

现代的光刻技术的发展主要是围绕着刻蚀图案的线宽、套刻(overlay)精度等指标展开的。尤其是在进入28nm以及更小制程的半导体技术后，对于光刻后形成的刻蚀图案的精确度要求越发严格。

参考图1，以MOS晶体管形成工艺中，刻蚀形成多晶硅栅极为例。在多晶硅栅极的形成工艺中，先在半导体衬底10上依次形成多晶硅层11、硬掩膜层12，以及光刻胶层13；在曝光工艺后，在所述光刻胶层13上形成图案，并以图案化后的光刻胶层13为掩膜刻蚀硬掩膜层11，形成硬掩膜图案，并在之后以所述硬掩膜图案为掩膜刻蚀多晶硅层11形成多晶硅栅极。

在上述多晶硅栅极的形成工艺中，作为最终形成的多晶硅栅极的掩膜，曝光后的光刻胶图案对于最终成型的多晶硅栅极的结构具有重要影响。然而继续参考图1所示，在曝光工艺后，在形成的光刻胶图案的侧壁的平整度较差，进而影响后续硬掩膜层12以及多晶硅层11的刻蚀工艺，并最终影响形成的多晶硅栅极的结构，如多晶硅栅极的栅线宽度粗糙度（Line Width Roughness）较大，进而降低最终形成多晶硅栅极性能。

因而，如何提高光刻胶图案的结构，是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件和栅极的形成方法，可有效提高光刻胶层图案化后形成的光刻胶图案表面的平整度，从而优化光刻胶图案结构，以提高后续各步刻蚀工艺的刻蚀效果。

为解决上述问题，本发明提供一种栅极形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成待刻蚀材料层，在所述待刻蚀材料层上形成硬掩膜层，在硬掩膜层上形成光刻胶层；

图案化所述光刻胶层，形成光刻胶图案；

对所述光刻胶图案进行软化处理工艺；

以所述光刻胶图案为掩膜部分刻蚀所述硬掩膜层；

对所述光刻胶图案进行紧致化处理工艺，在所述光刻胶图案的表面形成修饰层；

以所述光刻胶图案为掩膜刻蚀剩余的所述硬掩膜层，形成硬掩膜图案；

以所述硬掩膜图案为掩膜刻蚀所述待刻蚀材料层。