[发明专利]延迟电路

说明书

技术领域

本发明涉及一种延迟电路。

背景技术

高阶芯片如中央处理器（center processing unit, CPU），需要多组电源为其供电，为了让高阶芯片可以正常工作，启动时会有时序的需求。现有的电源芯片没有延迟功能，通常需要为各组电源的电源芯片分别设置延迟电路或者利用软体实现高阶芯片的启动时序，很不方便。

发明内容

鉴于以上内容，有必要提供一种具有延迟功能且无需额外设置的延迟电路。

一种延迟电路，包括：

一电容；以及

一设有一使能引脚及一通过所述电容接地的延迟引脚的电源芯片，包括：

一内部控制单元；以及

一延迟单元，连接在所述电源芯片的使能引脚及延迟引脚与所述内部控制单元的使能引脚之间；当所述电源芯片的使能引脚接收一第一控制信号时，所述延迟单元给连接在所述电源芯片的延迟引脚的电容充电，且在所述电容充电一段时间后所述内部控制单元的使能引脚接收一第一使能信号进而开始工作；当所述电源芯片的使能引脚接收一第二控制信号时，所述内部控制单元的使能引脚接收一第二使能信号进而不工作。

本发明延迟电路利用连接在所述电源芯片上的电容来延迟所述电源芯片内的内部控制单元的启动，使用者还可根据需要更换所述电容以满足所需的延迟时间，简单方便。

附图说明

图1是本发明延迟电路的较佳实施方式的电路图。

主要元件符号说明

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面结合附图及较佳实施方式对本发明作进一步详细描述：

请参考图1，本发明延迟电路的较佳实施方式包括一电源芯片100及一电容C，所述电源芯片100上设有一使能引脚EN及一延迟引脚DELAY，所述电源芯片100的延迟引脚DELAY通过所述电容C接地。

本实施方式中，所述电源芯片100包括一内部控制单元10及一延迟单元20。

所述内部控制单元10上设有一使能引脚Enable及一重启引脚Reset。当所述使能引脚Enable接收一高电平信号时，所述内部控制单元10开始工作。当所述使能引脚Enable接收一低电平信号时，所述内部控制单元10不工作。

所述延迟单元20包括两个比较器U1、U3、两电子开关（本实施方式中为场效应管Q1、Q2）及一反相器U2。本实施方式中，所述场效应管Q1为一P沟道场效应管，所述场效应管Q2为一N沟道场效应管。所述比较器U1的同相输入端为所述电源芯片100的使能引脚EN，所述比较器U1的反相输入端连接一参考电源Vref，如3V。所述比较器U1的输出端通过所述反相器U2连接所述场效应管Q1的栅极，所述场效应管Q1的源极连接一电源VCC，如5V，所述场效应管Q1的漏极连接所述比较器U3的同相输入端，所述比较器U3的反相输入端连接所述参考电源Vref，所述比较器U3的输出端连接所述内部控制单元10的使能引脚Enable，所述内部控制单元10的重启引脚Reset连接所述场效应管Q2的栅极，所述场效应管Q2的源极接地，所述场效应管Q2的漏极连接所述比较器U3的同相输入端，所述比较器U3的同相输入端为所述电源芯片100的延迟引脚DELAY。

当所述电源芯片100的使能引脚EN接收一高电平，如5V时，由于所述比较器U1的同相输入端的电压大于所述参考电源Vref，所述比较器U1的输出端输出一高电平信号，所述比较器U1的输出端所输出的高电平信号经所述反相器U2后，所述反相器U2输出一低电平信号给所述场效应管Q1的栅极，所述场效应管Q1的源极与漏极导通，所述电源VCC开始给所述电容C充电，此时所述比较器U3同相输入端的电压为所述电容C的电压，当所述电容C在充电过程中的电压大于所述参考电源Vref之前，所述比较器U3的输出端输出低电平信号给所述内部控制单元10的使能引脚Enable，所述内部控制单元10不工作。当所述电容C在充电过程中电压大于所述参考电源Vref时，所述比较器U3的输出端输出一高电平信号给所述内部控制单元10的使能引脚Enable，所述内部控制单元10的使能引脚Enable接收到高电平信号进而所述内部控制单元10开始工作，以此延迟所述电源芯片100内的内部控制单元10的启动。