[发明专利]硅通孔形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种硅通孔形成方法。

背景技术

硅通孔（TSV，Through-Silicon-Via）互连结构是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，硅通孔互连结构能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。

现有的硅通孔互连结构的形成方法可以参考公开号为CN101483150A的中国专利，包括如下步骤：步骤S11，在晶圆的表面刻蚀通孔；步骤S12，在通孔表面和底部形成绝缘层；步骤S13，采用导电物质填充所述通孔；步骤S14，从晶圆的背面减薄晶圆，直至暴露出导电物质。

但是，硅通孔互连结构面临的主要技术难点在于，需要刻蚀相对高的纵宽比（Aspect Ratio）的通孔以及对高的纵宽比的通孔的轮廓的控制，现有技术形成的硅通孔互连结构质量差，容易出现漏电。

发明内容

本发明解决的问题是提供一种互连质量高的硅通孔。

为解决上述问题，本发明提供一种硅通孔形成方法，包括：提供待刻蚀硅衬底；根据待形成的硅通孔获取第一刻蚀阶段和与第一刻蚀阶段对应的第二刻蚀阶段；在第一刻蚀温度下，在第一刻蚀阶段采用第一博世工艺对所述硅衬底进行刻蚀，所述第一博世工艺包括：采用第一刻蚀对所述硅衬底进行刻蚀，形成开口；采用钝化沉积在所述开口的侧壁和底部形成保护层；依次循环采用所述第一刻蚀、钝化沉积直至第一刻蚀阶段完成，形成第一通孔；在第二刻蚀温度下，在第二刻蚀阶段沿第一通孔采用第二博世工艺对所述硅衬底进行刻蚀直至形成硅通孔，所述第二博世工艺包括：采用第一刻蚀对所述硅衬底进行刻蚀，形成开口；采用钝化沉积在所述开口的侧壁和底部形成保护层；依次循环采用所述第一刻蚀、钝化沉积直至形成硅通孔；其中，第二刻蚀温度小于第一刻蚀温度，或第二刻蚀温度大于第一刻蚀温度。

可选的，所述第一刻蚀温度为10度至60度，所述第二刻蚀温度为-20度至10度。

可选的，所述第一刻蚀温度为-20度至10度，所述第二刻蚀温度为10度至60度。

可选的，根据待形成的硅通孔获取第一刻蚀阶段和第二刻蚀阶段包括：提供待刻蚀硅衬底，在第二刻蚀温度下，采用第一博世工艺对所述硅衬底进行刻蚀直至形成硅通孔；对所述硅衬底进行侧壁形貌分析获取第一侧壁形貌数据；根据第一侧壁形貌数据和第一博世工艺条件，获取第一刻蚀阶段和与第一刻蚀阶段对应的第二刻蚀阶段。

可选的，根据待形成的硅通孔获取第一刻蚀阶段和第二刻蚀阶段包括：提供待刻蚀硅衬底，在第一刻蚀温度下，采用第二博世工艺对所述硅衬底进行刻蚀直至形成硅通孔；对所述硅衬底进行侧壁形貌分析获取第二侧壁形貌数据；根据第二侧壁形貌数据和第二博世工艺条件，获取第一刻蚀阶段和与第一刻蚀阶段对应的第二刻蚀阶段。

可选的，根据待形成的硅通孔获取第一刻蚀阶段和第二刻蚀阶段包括：提供待刻蚀硅衬底，在第一刻蚀温度下，采用第一博世工艺对所述硅衬底进行刻蚀直至形成硅通孔；对所述硅衬底进行侧壁形貌分析获取第一侧壁形貌数据；提供待刻蚀硅衬底，在第二刻蚀温度下，采用第二博世工艺对所述硅衬底进行刻蚀直至形成硅通孔；对所述硅衬底进行侧壁形貌分析获取第二侧壁形貌数据；根据第一侧壁形貌数据、第二侧壁形貌数据和第一博世工艺条件，获取第一刻蚀阶段和与第一刻蚀阶段对应的第二刻蚀阶段。

可选的，所述第一刻蚀阶段和与第一刻蚀阶段对应的第二刻蚀阶段包括：刻蚀硅通孔深度10%-20%为第一刻蚀阶段，刻蚀剩余硅通孔深度为第二刻蚀阶段。

可选的，所述第一刻蚀工艺参数为：刻蚀腔室压力为50毫托至150毫托，刻蚀源射频电源功率为1000瓦至5000瓦，刻蚀偏压射频电源功率为0瓦至1000瓦，刻蚀气体至少包括SF₆，其中SF₆的流量为200SCCM至2000SCCM，刻蚀时间为0.5秒至10秒。

可选的，所述钝化沉积工艺参数为：刻蚀腔室压力为50毫托至150毫托，刻蚀源射频电源功率为1000瓦至5000，刻蚀偏压射频电源功率为0瓦-1000瓦，钝化沉积气体至少包括C₄F₈，其中C₄F₈的流量为200SCCM至1000SCCM，钝化沉积时间为0.5秒至7.5秒。