[发明专利]一种集成电路及其制造方法和电子装置

权利要求书

1.一种集成电路，其特征在于，包括半导体衬底以及位于所述半导体衬底上的晶体管，所述半导体衬底内设置有位于所述晶体管的下方的空腔；其中，

所述半导体衬底为复合半导体衬底，所述复合半导体衬底包括第一半导体衬底、位于所述第一半导体衬底之上的绝缘层以及位于所述绝缘层之上的第二半导体衬底；

所述晶体管形成于所述第二半导体衬底之上，所述晶体管的底部由所述绝缘层所隔离，不同的所述晶体管之间由位于所述第二半导体衬底内的浅沟槽隔离所隔离；

所述空腔为至少2个，相邻的所述空腔之间由隔离插塞所隔离。

2.如权利要求1所述的集成电路，其特征在于，所述空腔位于所述第一半导体衬底的上部，并且所述空腔的上方被所述绝缘层所隔离。

3.如权利要求1所述的集成电路，其特征在于，所述空腔的高度为0.1um-10um。

4.如权利要求3所述的集成电路，其特征在于，所述空腔的高度为1um-2um。

5.如权利要求1所述的集成电路，其特征在于，所述隔离插塞贯穿所述浅沟槽隔离和所述绝缘层，并且所述隔离插塞的下端与所述第一半导体衬底相抵顶。

6.如权利要求1所述的集成电路，其特征在于，所述隔离插塞的材料为氧化硅、掺氟硅酸盐玻璃、高密度等离子体氧化物或低k介电材料。

7.如权利要求1所述的集成电路，其特征在于，还包括设置于所述第二半导体衬底的上方并覆盖所述晶体管的第一体介电层，其中，所述晶体管的顶部被所述第一体介电层所隔离。

8.如权利要求7所述的集成电路，其特征在于，所述第一体介电层的材料为氧化硅、掺氟硅酸盐玻璃、高密度等离子体氧化物或低k介电材料。

9.如权利要求7所述的集成电路，其特征在于，所述第一体介电层和所述隔离插塞的材料相同。

10.如权利要求1所述的集成电路，其特征在于，所述集成电路为射频开关器件；或者，所述集成电路为包括射频开关器件的射频前端模块，并且所述晶体管为所述射频开关器件中的晶体管。

11.一种集成电路的制造方法，其特征在于，所述方法包括：

步骤S101：提供复合半导体衬底，其中所述复合半导体衬底包括第一半导体衬底、位于所述第一半导体衬底之上的绝缘层以及位于所述绝缘层之上的第二半导体衬底；

步骤S102：在所述第二半导体衬底上形成保护层，并形成贯穿所述保护层与所述第二半导体衬底的浅沟槽隔离；

步骤S103：形成贯穿所述浅沟槽隔离和所述绝缘层并延伸入所述第一半导体衬底的导通孔；

步骤S104：采用选择性刻蚀的方法去除所述第一半导体衬底位于不同的所述导通孔之间的部分，在所述第一半导体衬底的上部形成空腔区域；

步骤S105：向所述导通孔内填充介电材料并通过化学机械抛光去除多余的介电材料以形成隔离插塞，所述隔离插塞将所述空腔区域隔离成多个空腔；

步骤S106：去除所述浅沟槽隔离高于所述第二半导体衬底的部分、所述隔离插塞高于所述第二半导体衬底的部分以及所述保护层，在所述第二半导体衬底位于所述浅沟槽隔离之间的区域上形成晶体管。

12.如权利要求11所述的集成电路的制造方法，其特征在于，在所述步骤S104中，所述选择性刻蚀的方法为湿法刻蚀，所采用的刻蚀液为TMAH、KOH或NH₃·H₂O。

13.如权利要求11所述的集成电路的制造方法，其特征在于，在所述步骤S101中，所述第一半导体衬底为（111）面取向的硅衬底，和/或，所述第二半导体衬底为（111）面取向的硅衬底。

14.如权利要求11所述的集成电路的制造方法，其特征在于，在所述步骤S103中，所述导通孔延伸入所述第一半导体衬底的深度大于100nm。

15.如权利要求11所述的集成电路的制造方法，其特征在于，在所述步骤S106之后还包括步骤S107：在第二半导体衬底的上方形成覆盖所述晶体管的第一体介电层。

16.一种电子装置，其特征在于，包括权利要求1所述的集成电路。