[发明专利]一种利用图式标明HPD逻辑可靠性的方法

说明书

技术领域

本发明涉及HPD逻辑的验证技术领域，特别是针对用Verilog语言描述的逻辑的可靠性验证。

背景技术

并发性是HPD逻辑的主要特点，并发的HPD逻辑容易出现竞争、死锁等不确定性问题，例如同时访问同一个资源、进程阻塞或某个状态达不到。因此，HPD逻辑的可靠性验证首先需要关注其并发性，然后验证由并发引起的竞争、死锁等不确定性问题对HPD逻辑的影响。

目前，HPD逻辑的可靠性验证方法主要有仿真验证、模型检测（形式化验证）和动态故障树分析验证。仿真一直是HPD逻辑可靠性验证的主要手段，仿真验证的目标是尽可能覆盖所有逻辑功能的语句、分支、表达式和条件等，由于目前的仿真和硬件测试方法的覆盖率很难满足核安全级的全面覆盖的要求，从而难以保证其可靠性。

基于模型检测的形式化验证方法利用时态逻辑来表达HPD的并发性，在时态逻辑中，时间并不是显式地表述，相反，在公式中可能会描述某个指定状态最终（eventually）会到达，或者会描述某个错误状态从不（never）进入。性质eventually，never可以用时态算子说明，这些算子也可以和逻辑连接词（∨、∧、）结合在一起或嵌套使用，构成更复杂的时态逻辑公式来描述并验证并发系统的性质。动态故障树的基础是布尔类元素和与/或等逻辑门，与HPD逻辑的特性十分相符。动态故障树以静态故障树为基础，引入了动态逻辑门。动态故障树分析方法综合了故障树分析方法和马尔科夫模型两者的优点，并采用二元决策图法和马尔可夫过程方法求解，可以获得HPD逻辑的可靠性情况。动态故障树方法主要面向复杂的实现层面的对象，而不是分布式架构。动态故障树是一种通用的方法，对高并发逻辑的描述比较困难。

发明内容

为解决现有技术主中HPD逻辑的可靠性验证比较困难的问题，本发明提供一种利用图式显示HPD逻辑功能块中各元素之间逻辑关系的方法，具体方案如下：一种利用图式标明HPD逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，其特征在于，首先建立一个图式文件，然后在图式文件中进行如下操作：

步骤1、将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示；

步骤2、将逻辑功能模块中的阻塞赋值关系、非阻塞赋值关系和约束关系分别用相应的关系图式符号替换，根据逻辑功能模块的输出来反推各信号类型的连接关系，然后在图式文件中从结尾逐级向上用相应的关系图式符号对各信号图式符号进行连接；

步骤3、在连接过程中，出现两个或两个以上的下级信号图式符号与同一个上级信号图式符号连接的情况时，复制此上级信号图式符号并分别与相应的下级信号图式符号建立连接关系；

步骤4、在相同或不同层级的信号图式符号出现重复时，对类型为变量的重复信号图式符号用重用图式符号进行标明，同时建立针对此信号图式符号的下级连接图式的连接子图，连接子图用带有对应调用图式符号的此信号图式符号标识；

步骤5、建立一个表示最终逻辑输出的功能信号图式，然后与图式文件中涉及到输出的信号图式符号连接，得到逻辑功能模块无闭环的树形逻辑关系图式。

为获取信号图式符号的时序信息：所述信号图式符号中，当一个关系图式符号两端的信号图式符号相同时，分别对相应的信号图式符号进行时域标识。

为获取信号图式符号的重要度信息：所述信号图式符号中包含有重要度信息，所述重要度信息根据各信号图式符号在图式文件中的出现次数、层级和加权系数的乘积得到。

为对信号进行针对处理：所述的变量不包括在图式上结构已知或固定的输入信号类型、保持信号类型和自运算信号类型。

为简化图式文件：当同一个信号图式符号连接有两个相同的信号图式符号时，删除多余的重复信号图式符号仅保留一个。