[发明专利]一种九分量混合信号发生器及九分量混合信号发生方法

权利要求书

1.一种九分量混合信号发生器，其特征在于：它是由模拟电路和单片可编程逻辑器件构成，可编程逻辑器件内嵌有接口单元、时钟发生单元、幅度逻辑发生单元、脉冲逻辑发生单元、相频逻辑发生单元；接口电路连接微处理器，时钟发生单元连接外部输入时钟，接口电路分别连接幅度逻辑发生单元、脉冲逻辑发生单元和相频逻辑发生单元，时钟发生单元分别连接幅度逻辑发生单元、脉冲逻辑发生单元、相频逻辑发生单元和模拟电路；幅度逻辑发生单元包括幅度参数设置锁存器、4选1总线数据开关，脉冲逻辑发生单元包括脉冲参数设置锁存器、脉冲逻辑发生数控振荡器、脉冲逻辑发生相位加法器和数据比较器，时钟发生单元连接脉冲逻辑发生数控振荡器，脉冲逻辑发生数控振荡器连接脉冲逻辑发生相位加法器，脉冲逻辑发生相位加法器连接数据比较器，数据比较器连接模拟电路；相频逻辑发生单元包括相频参数锁存器、相频逻辑发生数控振荡器和相频逻辑发生相位加法器，时钟发生单元连接相频逻辑发生数控振荡器，相频逻辑发生数控振荡器连接相频逻辑发生相位加法器，相频逻辑发生相位加法器连接模拟电路。

2.根据权利要求1所述的一种九分量混合信号发生器，其特征在于：所述的时钟发生单元包括锁相环倍频单元和偶数分频单元，外部输入时钟连接锁相环倍频单元，锁相环倍频单元分别连接偶数分频单元、幅度逻辑发生单元、脉冲逻辑发生单元和相频逻辑发生单元，偶数分频单元连接模拟电路。

3.根据权利要求1所述的一种九分量混合信号发生器，其特征在于：所述的模拟电路包括幅度变换单元、脉冲波变换单元、正弦分量混合单元、全分量叠加单元四部分；幅度变换单元连接连接脉冲波变换单元，脉冲波变换单元和偶数分频单元连接正弦分量混合单元，正弦分量混合单元、幅度变换单元、脉冲波变换单元和外部输入连接全分量叠加单元，全分量叠加单元输出即为最终输出。

4.根据权利要求3所述的一种九分量混合信号发生器，其特征在于：所述的幅度变换单元包括第一级二选一模拟开关、第一级有源低通滤波器、第二级二选一模拟开关、第二级有源低通滤波器、第三级二选一模拟开关、第三级有源低通滤波器、双四选一模拟开关和采样保持器，幅度逻辑发生单元的数据比较器分别连接第一级二选一模拟开关、第二级二选一模拟开关和第三级二选一模拟开关，第一级二选一模拟开关、第二级二选一模拟开关和第三级二选一模拟开关分别对应连接第一级有源低通滤波器、第二级有源低通滤波器和第三级有源低通滤波器，第一级有源低通滤波器连接全分量叠加单元，第二级有源低通滤波器和第三级有源低通滤波器连接双四选一模拟开关，双四选一模拟开关连接采样保持器。

5.根据权利要求3所述的一种九分量混合信号发生器，其特征在于：所述的脉冲波变换单元包括脉冲波变换差动放大器和脉冲波变换二选一模拟开关，采样保持器连接脉冲波变换二选一模拟开关，脉冲波变换二选一模拟开关连接脉冲波变换差动放大器，脉冲逻辑发生单元和7个相频逻辑发生单元分别连接脉冲波变换二选一模拟开关。

6.根据权利要求3所述的一种九分量混合信号发生器，其特征在于：所述的正弦分量混合单元包括依次连接的第一级加法器、第一级无源低通滤波及同相放大器、正弦分量二选一模拟开关、正弦分量差动放大器、第二级无源低通滤波器及同相放大器，脉冲波变换差动放大器连接第一级加法器和全分量叠加单元，第一级有源滤波器、第二级无源低通滤波及同相放大器、外部模拟输入连接全分量叠加单元。

7.根据权利要求1所述的一种九分量混合信号发生方法，其特征在于：混合信号由1个直流分量、1个脉冲分量、7个正弦分量组成，所有分量参数均独立设置；信号发生电路由单片FPGA和模拟电路组成，可编程逻辑器件内置了接口电路、时钟发生电路、幅度逻辑发生单元、脉冲逻辑发生单元以及7组相频逻辑发生单元，该方法步骤包括：

（1）接口电路将微处理器的串行总线换成内部并行总线，以设置混合信号各正弦分量的频率字、相位字，设置脉冲分量的频率字、相位字、脉宽字及直流分量的幅度字，接口电路还从微处理器引入复位信号SRST；

（2）时钟发生单元产生三种时钟信号：第一个是高频时钟信号Fsys，它是外部晶振时钟经数字锁相环倍频后产生，作为所有相频逻辑发生单元和脉冲逻辑发生单元的系统时钟；第二个是由Fsys经偶数分频后得到的基频方波信号FBAS，作为正弦分量混频变换时的差频时钟；第三个是Fsys经计数器分频后出来的时钟数组Fout[27..0]，作为幅度逻辑发生单元的控制信号；

（3）幅度逻辑发生单元输出1个频率固定、可预置脉宽的逻辑信号，表征直流分量的幅度PWMA；输出2个频率固定、等时间间隔4个脉宽依次变化的逻辑信号PWMB和PWMC（表征1个脉冲分量和7个正弦分量的幅度）；输出2个通道选择信号CH[1..0]和1个保持允许信号CH[2]；Fout[27..26]作为4个通道的选择信号控制CH[1..0]，Fout[25]为采样允许信号CH[2]，Fout低位确定幅度逻辑信号的频率；

（4）脉冲逻辑发生单元产生脉冲控制信号SW₀，在脉冲逻辑发生单元中，设置参数为频率字、相位字、脉宽字，工作时钟为Fsys，复位由SRST实现，数控振荡器的高位输出与相位字相加；加法器的高位输出与脉宽字比较，数据比较器的小于等于输出即为所需的脉冲逻辑信号SW₀ ； 

（5）7个相频逻辑发生单元产生相频控制信号SW_1 ~ 7，7个相频逻辑发生单元电路结构完全相同；在每个相频逻辑发生单元中，带相位预置功能的相频逻辑发生数控振荡器的设置参数为频率字和相位字，工作时钟为Fsys，复位由SRST实现，相频逻辑发生数控振荡器的最高位输出即是相频控制信号，对应的正弦分量频率为该相频控制信号与基频方波信号FBAS频率之差；

（6）模拟电路包括幅度变换单元、脉冲变换单元、正弦分量混合单元和全分量叠加单元，受FPGA控制；幅度变换单元在FPGA输出的PWMA、PWMB、PWMC、CH[2:0]控制下经过二选一模拟开关、有源低通滤波、四选一模拟开关，采样保持器得到表征全部9个分量幅度的直流电压；脉冲变换单元在FPGA输出的SW_0 ~ 7控制下分别经8组二选一模拟开关和差动放大器变换得到表征1个脉冲分量和7个正弦分量的幅度、频率、相位的脉冲信号AS_0 ~ 7，正弦分量混合单元将7个脉冲信号经等权重叠加、低通滤波和同相放大后，在FPGA输出的FBAS控制下经二选一开关变换、低通滤波、同相放大得到7个正弦分量的混合信号；全分量叠加单元将直流信号、脉冲信号、正弦分量混合信号及4个外部输入信号叠加得到全分量信号SMIX；

（7）当多个模拟电路在单片FPGA及微处理器支持下并行工作时，即升级成为多通道多分量混合信号发生器，且可实现多通道混合信号同步，通道的正弦分量可以通过外部输入端继续叠加，最多可以达到35个正弦分量。