[发明专利]半导体器件的制造方法和用于半导体器件的装置

权利要求书

1.一种制造半导体器件的方法，包括：

在块体衬底上的埋入氧化物层上形成拉伸SSOI层；

在SSOI层中形成多个翅片；

去除翅片的一部分；

将翅片的剩余部分退火以松弛翅片的拉伸应变；和

合并翅片的剩余部分。

2.根据权利要求1的方法，其中，在块体衬底上的埋入氧化物层上形成SSOI层包含从施主衬底切割SSOI层并使SSOI层与埋入的氧化物层接合。

3.根据权利要求1的方法，其中，将翅片的剩余部分退火包含使SSOI层经受升高的温度。

4.根据权利要求3的方法，其中，使SSOI层经受升高的温度包含在约700℃至约900℃的温度将SSOI层预烘焙约2分钟至约30分钟。

5.根据权利要求3的方法，其中，使SSOI层经受升高的温度包含在约800℃的温度将SSOI层预烘焙约2分钟。

6.根据权利要求1的方法，其中，合并翅片的剩余部分包含在翅片上外延生长Si和SiGe中的至少一种。

7.根据权利要求6的方法，其中，在翅片上外延生长Si和SiGe中的至少一种包含在翅片上沉积Si和SiGe中的至少一种和将翅片加热到约500℃至约850℃的温度约20分钟至约40分钟。

8.根据权利要求1的方法，其中，在SSOI层中形成多个翅片包含蚀刻SSOI层。

9.一种制造半导体器件的方法，包括：

将拉伸SSOI层附到衬底的第一表面上；

在SSOI层中形成多个翅片；

形成横穿多个翅片的栅极；

通过使用蚀刻技术去除翅片的至少一部分；

使翅片的剩余部分经受升高的温度以松弛翅片的拉伸应变；

通过利用翅片上的Si和SiGe中的至少一种的外延生长来合并栅极的源极侧的翅片的剩余部分，以形成合并的源极区域；和

通过利用翅片上的Si和SiGe中的至少一种的外延生长来合并栅极的漏极侧的翅片的剩余部分，以形成合并的漏极区域。

10.根据权利要求9的方法，其中，将SSOI层附到衬底的第一表面上包含从施主衬底去除SSOI层并使SSOI层与衬底的第一表面接合。

11.根据权利要求9的方法，其中，在SSOI层中形成多个翅片包含蚀刻SSOI层。

12.根据权利要求9的方法，其中，使翅片经受升高的温度包含使翅片经受约700℃至约900℃的温度约2分钟至约30分钟。

13.根据权利要求9的方法，其中，使翅片经受升高的温度包含使翅片经受约800℃约2分钟。

14.根据权利要求9的方法，还包括在栅极下面形成源极扩展区域和漏极扩展区域。

15.根据权利要求14的方法，其中，通过离子注入在栅极下面形成源极扩展区域和漏极扩展区域。

16.根据权利要求9的方法，还包括用磷和硼中的一种或更多种掺杂合并的源极区域和合并的漏极区域。

17.根据权利要求9的方法，还包括在合并的源极区域和合并的漏极区域的上表面上形成硅化物盖子。

18.根据权利要求9的方法，其中，通过利用翅片上的Si和SiGe中的至少一种的外延生长来合并栅极的源极侧的翅片的剩余部分以形成合并的源极区域和通过利用翅片上的Si和SiGe中的至少一种的外延生长来合并栅极的漏极侧的翅片的剩余部分以形成合并的漏极区域，包含在翅片上沉积Si和SiGe中的至少一种并将翅片加热到约500℃至约850℃约20分钟至约40分钟。

19.一种用于半导体器件的装置，该装置包括：

具有拉伸SSOI层的衬底；

在SSOI层上形成并且从衬底垂直延伸并相互平行的多个翅片，翅片具有松弛的拉伸应变；

位置横穿翅片延伸的栅极，栅极的第一侧的翅片与源极连通并且栅极的第二侧的翅片与漏极连通；

合并栅极的第一侧的翅片的源极区域；和

合并栅极的第二侧的翅片的漏极区域，

其中，源极区域和漏极区域包含通过Si和SiGe中的至少一种的外延生长形成的层。