[发明专利]一种新的有效降低首片硅片铜小丘缺陷的方法

说明书

技术领域

本发明涉及一种半导体制造领域，尤其涉及一种新的有效降低首片硅片铜小丘缺陷的方法。 

背景技术

12寸半导体集成电路制造工艺中，广泛的使用铜作为金属连线。与传统金属铝相比，金属铜具有更小的电阻率，有助于提高器件的响应速度。但是，同时因为金属铜也具有较高的扩散性，所以在制造工艺中，需要使用铜阻挡层与金属铜接触，阻挡铜扩散到介质层中，损害介质层薄膜性质，尤其是低介电介质层。常用的铜阻挡层材料有掺氮碳化硅（SiCN）和氮化硅（SiN）。掺氮碳化硅一般与低介电介质层（Low K）配合使用，常用于底层信号线金属层（例如Mx），来提高器件的响应速度；氮化硅一般与普通介质层（如二氧化硅，掺氟二氧化硅等）配合使用，常用于顶层功率线金属层（例如T4M2，TM等）。 

氮化硅薄膜材料用于铜阻挡层时，在实际量产过程中，氮化硅薄膜淀积后常发现有铜小丘缺陷，并且出现在同一批次硅片（lot）的首片硅片（first wafer)。铜小丘缺陷的产生机理与金属热应力有关。硅片中的金属连线铜受热而产生膨胀变形，当热膨胀到达金属铜内部承受的应力极限后，它通过原子扩散的方式释放应力，从而在表面形成小丘状缺陷。而氮化硅成膜工艺本身需要通过硅片预热的方式来提高薄膜均匀性。研究发现当硅片预热超出一定时间后，小丘缺陷数量将成指数上升。 

半导体器件的顶层金属层（例如T4M2，TM等）通常用于功率线，而非信号线，所以对介质层的介电常数没有太严格要求。出于制造成本的考虑，现行的半导体集成电路生产工艺中，常使用氮化硅作为顶层金属铜的阻挡层，并与普通介质层（如二氧化硅，掺氟二氧化硅等）配合，作为功率线的介质层。图1为氮化硅薄膜作为顶层金属铜的阻挡层，在工艺流程中的示意图。但是在实际半导体制造量产过程中，常发现氮化硅阻挡层淀积后，引发单片硅片铜小丘缺陷的跳高。调查发现这些小丘缺陷的跳高的硅片，都是同一批次硅片lot中的首片硅片，如图2所示。为了确认小丘缺陷的产生原因，对受影响的硅片进行调查，调查其在氮化硅工艺中的历史数据，发现小丘缺陷数量与硅片的预热腔室的等待时间有强相关性，并且缺陷数量随等待时间呈指数上升趋势，而且总是出现于同一批次硅片lot的第一片硅片，如图3所示。现有技术的方法通常为：当Lam vector机台空闲后，第一个lot到达机台端会触发工艺腔室SDC，机台默认的传片设计中，为了节约传片时间，机械手会将第一片硅片传输到预热腔室等待，等SDC结束后直接传入工艺腔室，而正是因为第一片硅片在预热腔室的等待时间远大于其他硅片，造成了上述的铜小丘缺陷跳高。因此，急需一种方法来降低首片硅片铜小丘缺陷。 

专利（专利号：CN262610319）公开了一种用于实现原子层沉积工艺的设备，涉及原子层沉积技术领域，包括反应模块，所述反应模块进一步包括：反应腔室、加热单元、预热腔室、预热单元、前驱物进料单元、抽气单元及控制单元；预热单元，用于对预热腔室中的基板进行预热；加热单元，用于对反应腔室及反应腔室中的基板进行加热；前驱物进料单元，用于为反应腔室内的基板提供气态的前驱物；抽气单元，用于对反应腔室进行抽气，以保证反应腔室内的基板进行反应之前，反应腔室处于真空状态。该专利通过设置预热单元来缩短反应时间，提高了反应效率，提高了原子层沉积设备的生产效率，并进一步通过多个反应腔室共同使用部分部件，使得设备结构简单、占地面积较小。 

专利（专利号：CN102364672）提出一种改善铜阻挡层与铜金属层的粘结性能的方法，包括下列步骤：提供具有铜金属层的半导体基底；在所述铜金属层上沉积第一介电质层；在所述第一介电质层上沉积第二介电质层；在所述第二介电质层上沉积低K值薄膜，其中，所述第一介电质层为氮化硅薄膜，所述第二介电质层为碳化硅薄膜。该专利提出的改善铜阻挡层与铜金属层的粘结性能的方法，在不影响整体介电质层介电常数的前提下，大幅提扩散阻挡层与铜金属层的粘结性能。 

发明内容

有鉴于此，本发明提出一种新的有效降低首片硅片铜小丘缺陷的方法，以解决上述第一片硅片小丘缺陷的跳高的问题。 

为达到上述目的，本发明的技术方案是这样实现的： 

一种新的有效降低首片硅片铜小丘缺陷的方法，包括Lam vector机台和第一硅片，所述Lam vector机台包括工艺腔室，预热腔室，装载端口，其特征在于，所述方法步骤为： 

步骤一：Lam vector机台空闲时，工艺腔室SDC触发，使工艺腔室气氛接近制程； 

步骤二：工艺腔室SDC的同时，第一硅片停留在装载端口等待传输；