[发明专利]GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法

说明书

技术领域

本发明涉及GaN基高电子迁移率晶体管(HEMT)制备技术领域，尤其是一种GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法。

背景技术

随着GaN基射频功率，特别是面向民用的功率开关器件的长足发展，GaN基HEMT相对于传统Si功率器件的性能优势越来越明显，它在击穿电压，工作温度，以及转换效率方面远优于Si基MOSFET器件，而在能耗上又低于Si器件。虽然硅基GaN外延技术已经能使外延片的尺寸逼近主流Si片尺寸(目前已达到8寸)，然而GaN基HEMT的规模化加工的发展相对滞后，严重制约了GaN基HEMT的产业化进程。

为了降低GaN基HEMT的制造成本，必须实现HEMT在Si-CMOS工艺线的大规模生产。实现GaN基HEMT的CMOS加工主要面临以下技术难题：1、在HEMT器件的欧姆和肖特基接触工艺中采用无金接触金属，避免Au对CMOS工艺线的致命污染；2、降低HEMT器件的工艺温度，避免HEMT和CMOS工艺的相互影响；由于Ga对CMOS工艺线存在污染风险，所以工艺温度尽量采用低温。

目前主流GaN基射频功率和功率开关器件均采用含金体系，尤其是欧姆接触，通常采用Ti／Al／×／Au四层金属，而且退火温度在800℃以上。这种经过高温过程的含金欧姆接触，表面形貌非常粗糙，而且边缘毛刺较多，会造成器件的电场分布很不均匀，导致器件的短路或可靠性退化。同时含金接触迫使GaN基HEMT只能在专门的工艺线加工，无形提高了总体成本，不利于推动GaN基功率电子器件的产业化进程。

综上所述，开发低温无金欧姆接触技术替代传统高温有金工艺，不仅从器件物理上开辟一种新兴欧姆接触制备技术，而且能够解决GaN基功率电子器件产业化的瓶颈问题，是其产业化的必然趋势。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法，以解决GaN基HEMT在Si-CMOS工艺线加工的关键技术问题，降低GaN基HEMT的工艺制造成本，促进GaN基功率电子器件的产业化。

(二)技术方案

为达到上述目的，本发明提供了一种GaN基高电子迁移率晶体管的低温无金欧姆接触的制作方法，包括：在GaN基高电子迁移率晶体管外延片上涂覆光刻胶，并光刻形成欧姆接触图形；利用低损伤刻蚀技术从欧姆接触图形的开孔区域刻蚀减薄GaN基HEMT的势垒层；对刻蚀区域进行湿法表面处理，并在处理后的外延片上沉积多层无金欧姆金属；剥离GaN基高电子迁移率晶体管外延片表面的光刻胶及该光刻胶之上沉积的多层无金欧姆金属；以及退火形成低温无金欧姆接触。

上述方案中，所述在GaN基高电子迁移率晶体管外延片上涂覆光刻胶的步骤中，所述GaN基高电子迁移率晶体管外延片由下至上依次包括衬底、GaN缓冲层和势垒层，其中衬底为硅衬底、SiC衬底、蓝宝石衬底或同质外延的GaN衬底，势垒层是AlGaN或AlInN三元合金势垒层，或者是AlInGaN四元合金势垒层。

上述方案中，所述在GaN基高电子迁移率晶体管外延片上涂覆光刻胶的步骤中，所述光刻胶为负性光刻胶AZ5214E，涂覆厚度为1.1微米。

上述方案中，所述利用低损伤刻蚀技术从欧姆接触图形的开孔区域刻蚀减薄GaN基HEMT的势垒层的步骤中，所述低损伤刻蚀技术是采用干法刻蚀技术，该干法刻蚀技术是利用电感耦合等离子体(ICP)刻蚀实现的。

上述方案中，所述电感耦合等离子体刻蚀是先利用BCl₃刻蚀势垒层表面的氧化层，然后利用BCl₃、Cl₂混合等离子体刻蚀势垒层达到一定厚度，刻蚀深度视势垒层的厚度而定。

上述方案中，所述对刻蚀区域进行湿法表面处理，是利用稀盐酸或氢氟酸清洁处理后的表面，时间为40秒，以达到去除干法刻蚀残留物和氧化层的目的。

上述方案中，所述在处理后的外延片上沉积多层无金欧姆金属的步骤中，是采用电子束蒸发或溅射方法在处理后的外延片上沉积多层无金欧姆金属，该多层无金欧姆金属由下至上依次包含Ti／Al／Ti／W，或Ti／Al／W，或Ti／Al／Ti／TiN。

上述方案中，所述退火形成低温无金欧姆接触的步骤中，所述退火温度不高于600℃，时间为2分钟，气氛为高纯氮气。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：