[发明专利]双列引脚集成电路芯片封装结构及封装设计方法

说明书

技术领域

本发明涉及微电子技术领域，尤其涉及一种印制电路板的双列引脚集成电路芯片封装结构及封装设计方法。

背景技术

在电子行业中，为了实现电路板的功能，通常将带有电路的印制电路板（PCB）与各种电子元器件进行电气焊接，形成带有功能的电路板PCBA。焊接是电路板PCBA的重要工序，焊接的可靠性对电路板的品质非常重要。

其中，作为电路板的核心元件的集成电路芯片，其焊接可靠性尤为重要。目前，在集成电路封装中，对于双列引脚集成电路芯片的封装焊接，通常采用波峰焊接。波峰焊是让插件板的焊接面直接与高温液态锡接触达到焊接目的，其高温液态锡保持一个斜面，并由特殊装置使液态锡形成一道道类似波浪的现象，由此称为波峰焊。

如图1所示，现有的印制电路板100的双列引脚集成电路芯片200的封装设计方案中，双列引脚集成电路芯片200其中一条边（如图1中B箭头方向所示）与波峰焊传送方向（图1中在印制电路板100上标识的A箭头方向所示）垂直（即两者夹角为90°），由于双列引脚集成电路芯片200在印制电路板100的封装没有拖锡焊盘来解决连焊问题，导致波峰焊接不良率很高，会出现空焊、连焊不良现象，严重时每一块印制电路板100波峰焊接完后都会出现空焊、连焊情况。

因此，现有的双列引脚集成电路芯片因为外形体积原因，在波峰焊接制程中，经常出现连锡、虚焊等不良情况，影响了电路板PCBA的品质和生产效率。

发明内容

本发明的主要目的在于提供一种印制电路板的双列引脚集成电路芯片封装结构及封装设计方法，旨在提升双列引脚集成电路芯片波峰焊接良率和可靠性。

为了达到上述目的，本发明提出一种印制电路板的双列引脚集成电路芯片封装结构，包括印制电路板以及安装在所述印制电路板上的双列引脚集成电路芯片，双列引脚集成电路芯片在每一列引脚所在的边与波峰焊链条移动方向平行；相对所述波峰焊链条移动方向，所述双列引脚集成电路芯片在每一列引脚所在边的末端，分别设有一拖锡焊盘。

优选地，所述双列引脚为贴片式封装结构或者直插式封装结构。

优选地，所述双列引脚集成电路芯片的引脚数量为4-100脚；相邻的两个引脚的中心间距为0.5mm-2.54mm。

优选地，所述拖锡焊盘为所述双列引脚集成电路芯片的引脚焊盘。

优选地，所述拖锡焊盘的面积是所述双列引脚集成电路芯片的引脚焊盘面积的1-20倍。

优选地，所述拖锡焊盘为多边形或圆形。

本发明还提出一种印制电路板的双列引脚集成电路芯片封装设计方法，包括以下步骤：

将双列引脚集成电路芯片安装在所述印制电路板上；

将安装有所述双列引脚集成电路芯片的印制电路板采用波峰焊方式焊接，其中，所述双列引脚集成电路芯片在每一列引脚所在的边与波峰焊链条移动方向平行。

优选地，所述将双列引脚集成电路芯片安装在所述印制电路板上的步骤包括：

将双列引脚集成电路芯片用贴片红胶工艺粘贴在所述印制电路板上；或者将双列引脚集成电路芯片的引脚直插在所述印制电路板上。

优选地，相对所述波峰焊链条移动方向，所述双列引脚集成电路芯片在每一列引脚所在边的末端，分别设有一拖锡焊盘。

优选地，所述拖锡焊盘的面积是所述双列引脚集成电路芯片的引脚焊盘面积的1-20倍。

本发明提出的一种印制电路板的双列引脚集成电路芯片封装结构及封装设计方法，在波峰焊接时，使双列引脚集成电路芯片的每一列引脚所在的边与波峰焊链条移动方向平行，相对所述波峰焊链条移动方向，所述双列引脚集成电路芯片在每一列引脚所在边的末端，分别设有一拖锡焊盘，避免了双列引脚集成电路芯片波峰焊接时经常出现的连锡、空焊、虚焊、拖尾桥连等焊接不良问题，有效提升了双列引脚集成电路芯片波峰焊接良率和可靠性。

附图说明

图1是现有的印制电路板的双列引脚集成电路芯片封装设计示意图；

图2是本发明印制电路板的双列引脚集成电路芯片封装结构第一实施例的结构示意图；

图3是本发明印制电路板的双列引脚集成电路芯片封装结构第一实施例中第一种双列引脚集成电路芯片示意图；

图4是本发明印制电路板的双列引脚集成电路芯片封装结构第一实施例中第二种双列引脚集成电路芯片示意图；

图5是本发明印制电路板的双列引脚集成电路芯片封装结构第一实施例中第三种双列引脚集成电路芯片示意图；