[发明专利]时钟延迟检测电路及利用时钟延迟检测电路的半导体装置

权利要求书

1.一种半导体装置，包括：

延迟锁定环单元，所述延迟锁定环单元被配置成延迟输入时钟并且产生延迟时钟；

计数控制单元，所述计数控制单元被配置成基于计数开始信号和延迟命令信号而产生计数控制信号、以及基于所述计数控制信号而产生计数使能信号，所述计数使能信号被使能持续时间，所述持续时间比第一延迟时间和第二延迟时间之和更长；

命令延迟线，所述命令延迟线被配置成将所述计数控制信号延迟所述第一延迟时间并且产生所述延迟命令信号；

计数单元，所述计数单元被配置成通过用所述延迟时钟对所述计数使能信号计数来产生延迟信息信号；以及

输出控制单元，所述输出控制单元被配置成基于所述延迟信息信号和等待时间而通过延迟所述延迟命令信号来产生输出控制信号。

2.如权利要求1所述的半导体装置，其中，所述延迟锁定环单元包括时钟延迟线，所述时钟延迟线被配置成将所述输入时钟延迟所述第一延迟时间。

3.如权利要求1所述的半导体装置，其中，所述第一延迟时间与所述输入时钟的n倍减去外部时钟在所述半导体装置中经历的延迟的时间间隔相对应，n大于1。

4.如权利要求1所述的半导体装置，其中，所述计数控制单元包括：

复制延迟单元，所述复制延迟单元被配置成将所述延迟命令信号延迟第二延迟时间，并且产生触发控制信号；

触发单元，所述触发单元被配置成响应于计数开始信号和所述触发控制信号而产生所述计数控制信号；以及

周期信号划分单元，所述周期信号划分单元被配置成通过划分所述计数控制信号来产生所述计数使能信号。

5.如权利要求1所述的半导体装置，其中，所述输出控制单元包括：

等待时间控制单元，所述等待时间控制单元被配置成通过将所述等待时间减去与所述延迟信息信号相对应的码值来产生校正的等待时间；以及

移位单元，所述移位单元被配置成通过将所述延迟命令信号延迟与所述校正的等待时间相对应的时钟的倍数来产生所述输出控制信号。

6.一种半导体装置，包括：

计数控制单元，所述计数控制单元被配置成基于延迟锁定完成信号和延迟命令信号来产生计数控制信号、和基于所述计数控制信号来产生计数使能信号，所述计数使能信号被使能持续时间，所述持续时间比第一延迟时间和第二延迟时间之和更长；

计数单元，所述计数单元被配置成通过用延迟时钟对所述计数使能信号计数来产生延迟信息信号；

命令延迟线，所述命令延迟线被配置成将所述计数控制信号延迟所述第一延迟时间并且产生所述延迟命令信号；以及

输出控制单元，所述输出控制单元被配置成基于所述延迟信息信号和等待时间而通过延迟所述延迟命令信号来产生输出控制信号。

7.如权利要求6所述的半导体装置，所述半导体装置还包括：

延迟锁定环单元，所述延迟锁定环单元被配置成延迟输入时钟并且产生延迟时钟和延迟锁定完成信号。

8.如权利要求7所述的半导体装置，其中，所述延迟锁定环单元包括时钟延迟线，所述时钟延迟线被配置成将所述输入时钟延迟所述第一延迟时间。

9.如权利要求8所述的半导体装置，其中，所述第一延迟时间与所述输入时钟的n倍减去外部时钟在所述半导体装置中经历的延迟的时间间隔相对应，n是大于1的整数。

10.如权利要求6所述的半导体装置，其中，所述计数控制单元包括：

复制延迟单元，所述复制延迟单元被配置成将所述延迟命令信号延迟第二延迟时间，并且产生触发控制信号；

触发单元，所述触发单元被配置成响应于延迟锁定完成信号和触发控制信号而产生所述计数控制信号；以及

周期信号划分单元，所述周期信号划分单元被配置成通过划分所述计数控制信号来产生所述计数使能信号。