[发明专利]基于DSP的1553B总线协议模块

说明书

技术领域

本发明涉及一种1553B总线协议模块，特别是涉及一种基于DSP（Digital Signal Processing）的1553B总线协议模块。

背景技术

GJB289A总线（1553B总线）是20世纪70年代末为适应机载设备通信要求由美国提出和开发的传输速度为1Mb/s、传输方式为半双工方式的飞机内部时分制指令/响应式多路传输数据总线标准，因其可减少电子设备的体积、重量、复杂性，并具备高可靠性和实时性等特点，大量应用在航空、舰船、坦克、导弹、人造卫星、国际空间站等机动系统平台的电子设备上，同时在测试设备、模拟器等地面基础设施上也得到了广泛采用。随着现代作战飞机性能日益提高，要求在异常复杂电磁环境下航空数据总线上信息传输的误码率远低于10^-8，要满足这种可靠性要求，一般只有采用冗余技术才能实现，此技术已在国外广泛应用。

文献“基于DSP的1553B总线接口卡设计与实现,计算机测量与控制.2005.I3(I2”公开了一种基于DSP的1553B总线接口卡设计与实现。文献中1553B总线接口板普遍采用微处理器与1553B协议专用芯片组成系统，外围电路较复杂，设计与调试都要较长的时间，系统的可扩展性差，而且由于此类专用芯片多为进口芯片，价格昂贵。

发明内容

为了克服现有基于DSP的1553B总线接口卡外围电路复杂的不足，本发明提供一种基于DSP的1553B总线协议模块。该模块包括1553B总线接口电路、逻辑综合电路、电平转换电路、双口RAM和GJB289A总线协议芯片电路。采用高性能的DSP为控制核心，与外围辅助电路构成最小系统；由JBU61580协议芯片完成1553总线的功能，JBU61580为多路总线传输接口的设计提供了丰富的资源，也为设计提供了极大的灵活性与可靠性；控制和译码信号利用FPGA实现。FPGA器件外围电路连接简单，使用方便，使用功能强大的VerilogHDL语言编程，可以提高系统的维护性和扩展性。

本发明解决其技术问题所采用的技术方案是：一种基于DSP的1553B总线协议模块，其特点是包括1553B总线接口电路、逻辑综合电路、电平转换电路、双口RAM和GJB289A总线协议芯片电路。

1553B总线接口电路采用JBU-61580协议芯片。JBU-61580内部集成了双收发器逻辑、编解码器、协议逻辑、内存管理和中断控制逻辑，还提供了一个4K字的内部共享静态RAM和与处理器总线之间的缓冲接口；软件接口包括17个内部操作寄存器、8个测试寄存器以及64K字的共享存储器地址空间；工作在缓冲方式下，占用16位数据总线和12位地址总线，其所有的控制信号由FPGA的译码电路产生，通过中断方式与DSPF2812通信，BU-61580的中断引脚INT与DSPF2812的外部中断XINT1连接；输出端通过两个耦合变压器与外部的1553B总线连接；用一个8位的波段开关选择JBU61580的终端地址；16MHz有源晶振作为时钟输入。

逻辑综合电路包括地址译码和逻辑控制电路。地址译码电路对系统所使用的DSPF2812存储器和BU-61580存储器进行地址选择、译码。逻辑控制电路产生JBU61580所需要的控制信号以及给DSPF2812提供中断信号、握手信号和插入等待信号。由DSPF2812和JBU61580向FPGA提供地址线、数据线、中断申请线、中断响应线以及读、写信号线。

电平转换电路采用JS164245芯片，完成FPGA与JBU61580之间的电平转换，实现芯片之间电平兼容。

双口RAM电路采用JM7026芯片，允许左、右端口同时读写数据，每个端口具有自己独立的控制信号线、地址线和数据线，高速存取数据，与大多数高速处理器配合使用。具有标识器功能，在数据传送时构成多种接口形式。

GJB289A总线协议芯片电路工作原理：DSPF2812根据所需功能预先向JBU61580的寄存器模块和存储器模块写入相应的数据，然后通过开始寄存器启动JBU61580，协议控制模块将根据配置的功能控制数据读写模块、编/解码模块和收发器芯片工作。

配置为BC功能时，通过DSPF2812预先设置的命令控制其他终端接收和发送数据，并通过对终端发送的响应状态字判断通信过程消息处理的状态，同时，通过握手信号通知DSPF2812。

配置为RT功能时，响应总线控制器的命令接收和发送数据，并将其数据处理状态信息发送到总线上。