[发明专利]异步逐次逼近型模数转换器

权利要求书

1.一种异步逐次逼近型模数转换器，包括由多位电容阵列组成的数模转换器，用于获取输入信号；比较器，用于比较所述数模转换器的输入信号，并锁存输出比较结果；移位输出模块，用于根据比较结果调整多位电容阵列中的电容的下极板电压，以及在所述异步逐次逼近型模数转换器的一个转换周期内，存储比较器的所有比较结果，并将存储的比较结果作为最终结果输出；其特征在于，所述异步逐次逼近型模数转换器还包括：

时钟产生器，用于接收比较器输出的比较结果，并根据所述比较结果产生控制信号，以及通过控制信号驱动所述比较器比较所述数模转换器的输入信号；以及通过控制信号驱动移位输出模块根据比较结果调整多位电容阵列中的电容的下极板电压；

所述数模转换器具体用于：获取输入信号V_ip和V_in；

所述比较器具体用于：比较V_ip和V_in，从而生成并锁存输出第一比较结果以及第二比较结果；

所述时钟产生器具体用于：接收比较器输出的第一比较结果以及第二比较结果，从而产生第一控制信号以及第二控制信号，并通过第一控制信号驱动所述比较器，以及通过第二控制信号驱动所述移位输出模块执行工作。

2.根据权利要求1所述的异步逐次逼近型模数转换器，其特征在于，所述第一控制信号包括：正向第一控制信号CLK以及反向第一控制信号CLK′；

所述比较器具体包括：

放大电路，用于接收所述数模转换器输出的V_ip以及V_in，并将接收到的V_ip和V_in之间的电压差进行放大；该放大电路包括：晶体管M1、M2、M3、M4、M5；M1的栅极作为接入所述V_ip，其源极与M2的源极和M3的漏极连接，其漏极作为比较器的第一输出端OUT_P；M2的栅极接入所述V_in，其源极与M3的漏极连接，其漏极作为比较器的第二输出端OUT_N；M3的源极接地；M4的源极接电源VDD，漏极与OUT_N连接；M5的源极接电源VDD，漏极与OUT_P连接；其中，M3的栅极与所述时钟产生器的输出端连接，用于接入CLK′；M4以及M5的栅极均与所述时钟产生器的输出端连接，用于接入CLK；

锁存电路，用于根据V_in和V_ip生成并锁存第一比较结果以及第二比较结果；该锁存电路包括：晶体管M6、M7、M8、M9、M10；M6的源极接入VDD，其漏极与OUT_N连接，其栅极与OUT_P连接；M6的源极接入VDD，其漏极与OUT_P连接，其栅极与OUT_N连接；M8的漏极分别与M4的漏极、M6的漏极以及OUT_N连接，其栅极与OUT_P连接；M9的漏极分别与M5的漏极、M7的漏极以及OUT_P连接，其栅极与OUT_N连接；M10的漏极分别与M8和M9的源极连接，其源极接地；其中，M10的栅极均与所述时钟产生器的输出端连接，用于接入CLK；OUT_P输出第一比较结果，OUT_N输出第二比较结果。