[发明专利]采样时间失配的校正方法

说明书

技术领域

本发明涉及微电子技术中时间交织模数转换器（ADC）的采样时间失配的校正方法。

背景技术

数字集成电路的快速发展极大的提高了数字信号处理的速度，使得普通结构的模数转换器无法达到数字信号处理的速度要求。因此时间交织模数转换器（Time-interleaved ADC，TIADC）被提出，这种将多个模数转换器并联的结构，使得它可以在维持每个子模数转换器工作在较低频率的情况下，将整体的速度提升。

一个M通道的时间交织模数转换器的基本结构如图1所示，每个通道包含一个采样开关和一个子ADC，工作频率为f_s/M，通过将每个通道采样开关的采样时间交错开来，使得整个系统的工作频率增大为f_s（工作周期T_s=1/f_s），从而提高时间交织模数转换器的速度。

虽然增大通道数，可以极大的提升TIADC的工作速度，但是通道间的非理想因素，如采样时间失配、增益失配、失调失配和带宽失配等，限制了TIADC的性能，尤其是采样时间失配由于不易检测，使得其校正困难。

发明内容

本发明提供了一种采样时间失配的校正方法，以消除多通道时间交织模数转换器的采样时间失配，以保证转换器的性能。

本发明采样时间失配的校正方法，包括：

a.对时间交织模数转换器各相邻通道的数字输出信号求差的绝对值，并对时间交织模数转换器各相邻通道的数字微分输出信号求和的绝对值，将任一通道的所述差的绝对值与所述和的绝对值求商；

b.计算各相邻通道间的采样时间失配：将所述差的绝对值减去所述和的绝对值与所述商的乘积；

c.对所有相邻通道间的采样时间失配求平均值后，通过相对误差消除近似误差，并将各通道间的具体采样时间失配量化；

d.将所述的相对误差滤波，消除统计误差后，再调节各通道的采样时钟，实现采样时间的负反馈调节，减小通道间采样时间失配。

进一步的，步骤a中，通过微分滤波器将各通道的数字输出进行微分得到所述的各相邻通道的数字微分输出信号。

进一步的，步骤c中，通过将各相邻通道间的采样时间失配和所述的平均值求差，得到所述的相对误差。

进一步的，步骤d中通过累加和重置模块（AAR）进行所述的滤波。

具体的，将经过累加和重置模块后的信号反馈至可变延迟线调节通道采样时钟，进行所述的采样时间的负反馈调节。

进一步的，所述时间交织模数转换器的通道总数为≥2的整数。

经测试，本发明采样时间失配的校正方法，有效消除了多通道时间交织模数转换器的采样时间失配，明显提高了转换器的性能。

以下结合实施例的具体实施方式，对本发明的上述内容再作进一步的详细说明。但不应将此理解为本发明上述主题的范围仅限于以下的实例。在不脱离本发明上述技术思想情况下，根据本领域普通技术知识和惯用手段做出的各种替换或变更，均应包括在本发明的范围内。

附图说明

图1为传统M通道时间交织模数转换器的原理框图。

图2为本发明采样时间失配的校正方法的流程图。

图3为采用本发明采样时间失配的校正方法的M通道时间交织ADC采样图。

图4为本发明采样时间失配的校正方法的采样时间失配校正环路。

图5为各通道采样失配时间的收敛仿真图。

图6为校正前的SNR仿真图。

图7为校正后的SNR仿真图。

具体实施方式

如图2和图3所示的本发明采样时间失配的校正方法，包括：

a.对输入频率为f_in正弦信号x(t)，通过时间交织模数转换器（时间交织ADC）对x(t)进行正常转换，产生各通道的数字输出信号Y=[y₁[k],y₂[k],…,y_M[k]](k=1,2,···,P)，其中M为时间交织ADC的通道总数，P表示单通道采样点数。

通过微分滤波器将各通道的数字输出信号Y进行微分，产生各通道的数字微分输出信号Y'=[y₁'[k],y₂'[k],…,y^M'[k]](k=1,2,···,P)。

对各相邻通道的数字输出信号求差的绝对值：