[发明专利]高速异步逐次逼近型模数转换器

权利要求书

1.一种高速异步逐次逼近模数转换器，包括采样模块以及由N位电容组构成差分电容阵列；采样模块的输出端与差分电容阵列的上极板连接，用于向差分电容阵列的上极板发送模拟信号；其特征在于，所述高速异步逐次逼近模数转换器包括：

与N位电容组一一对应的N位比较器；每一位比较器的输入端均与差分电容阵列的上级板连接，用于对上极板上的模拟信号进行比较，并锁存输出比较结果；其中，前N－1位比较器还用于根据各自的比较结果控制其所对应的电容组的下极板电压；

N－1个逻辑控制模块；相邻两位比较器之间通过一个逻辑控制模块连接；每个逻辑控制模块均用于在其对应的前一位比较器控制完其所对应的电容组的下极板电压后，控制后一位比较器进行比较工作；

其中，第一位比较器由外部采样时钟信号控制工作；所有比较器输出的比较结果作为所述高速异步逐次逼近模数转换器的输出；N为≥2的正整数。

2.根据权利要求1所述的高速异步逐次逼近模数转换器，其特征在于，

每位电容组具体包括：第一电容以及第二电容；差分电容阵列具体包括：第一上极板以及第二上极板；所述第一上极板与所有第一电容的上极板连接，所述第二上极板与所有第二电容的上极板连接；

所述采样模块具体用于：向所述第一上极板输出第一模拟信号V_in，以及向所述第二上极板输出第二模拟信号V_ip；

每位比较器均包括：第一输入端INN以及第二输入端INP；INN与所述第一上极板连接，用于接收第一上极板上的V_in，INP与所述第二上极板连接，用于接收第二上极板上的V_ip；

每位比较器均具体用于：对各自接收到的V_in和V_ip进行比较，并输出比较结果；其中，前N－1位比较器具体用于：根据各自的比较结果控制其所对应的电容组中的第一电容的下极板电压，从而使得所述第一上极板上的V_ip的电压发生改变，以及据各自的比较结果控制其所对应的电容组中的第二电容的下极板电压，从而使得所述第二上极板上的V_in的电压发生改变。

3.根据权利要求2所述的高速异步逐次逼近模数转换器，其特征在于，每位比较器均包括：

放大电路，用于将接收到的V_in和V_ip之间的电压差进行放大；该放大电路包括：晶体管M1、M2、M3和反相器F1；M1的栅极作为比较器的INN，其漏极作为比较器的第一输出端OUTN，其源极与M2的源极和M3的漏极连接；M2的栅极作为比较器的INP，其的漏极作为比较器的第二输出端OUTP，其源极与M3的漏极连接；M3的栅极与F1的输出端连接，其源极接地；其中，第1位比较器中的F1的输入端外接所述采样时钟信号，其余位比较器中的F1的输入端与对应的逻辑控制模块的输出端连接；

锁存电路，用于生成并锁存V_in和V_ip的比较结果；该锁存电路包括：晶体管M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14和反相器F2；M4和M5的源极均接入电源VDD，且M4的漏极与M5的漏极均与OUTN连接；M6的源极接入VDD；M7的源极接入VDD；M8的漏极分别与M4的漏极、M5的漏极以及OUTN连接，其栅极与OUTP连接；M9的漏极分别与M6的漏极、M7的漏极以及OUTP连接，其栅极与OUTN连接；M10的漏极分别与M8和M9的源极连接，其源极接地；M11的栅极与OUTN连接，其源极接入VDD，其漏极与M7的栅极连接；M12的栅极与OUTP连接，其源极接入VDD，其漏极与M4的栅极连接；M13的漏极分别与M11的漏极和M7的栅极连接，其栅极与F2的输出端连接；M14的漏极分别与M12的漏极和M4的栅极连接，其栅极分别与F2的输出端以及M13的栅极连接；其中，第1位比较器中的M5的栅极、M6的栅极、M10的栅极以及F2的输入端均外接所述采样时钟信号，其余位比较器中的M5的栅极、M6的栅极、M10的栅极以及F2的输入端均与对应的逻辑控制模块的输出端连接，用于接受该对应的逻辑控制模块的控制。