[发明专利]一种自定义总线及其实现方法

说明书

技术领域

本发明涉及一种总线及其实现方法，特别是关于一种用于磁共振谱仪系统的自定义总线及其实现方法

背景技术

目前，采集卡、频谱仪以及一些大型通讯、数据处理等设备内部多采用通用高速总线进行数据传输，通用高速总线可以采用PCI（Peripheral Component Interconnect，外设部件互联标准）总线、PCIe（PCI Express，新一代总线接口）总线或网络等方式。通用高速总线具有速度快、能够与其他设备兼容等优点。例如PCIe目前最高的16X2.0版本可达到10Gb/s，网络通讯也可以达到1Gb/s。然而使用通用高速总线存在两个规避不了的问题，即协议问题和数据实时传输的问题。不仅硬件上需要很多专用芯片的支持，而且在操作系统应用软件层面也需要复杂的协议支持。

通用高速总线适合一般的应用环境，但是在特定的功能要求下，通用高速总线就显得复杂且繁琐。采用通用高速总线对零星数据进行传输时存在以下问题：（1）不能够将零星数据封装成大块数据进行传输，而且长时间占用通用高速总线，会造成零星数据的堵塞。（2）检测或者控制信号排在数据队列中等待顺序发送，容易造成时间上的延误。（3）零星数据被协议封装完成后，会增加很多额外数据，使通讯有效性下降。（4）硬件和软件的设计过程复杂而且现有的数据采集设备都是采用单一的高速总线进行数据传输的，其软件设计比较复杂，缺少对设备控制的灵活性。（5）通用高速总线不能满足数据实时传输的要求。

发明内容

针对上述问题，本发明的目的是提供一种能够满足数据实时传输要求、通讯协议简单的自定义总线及其实现方法。

为实现上述目的，本发明采取以下技术方案：一种自定义总线，其特征在于：它包括背板、主板、发射板和若干接收板；所述背板采用无源设计，仅起连接作用；所述主板以板卡形式或者普通线缆与所述背板连接，所述发射板和接收板分别以板卡形式插接在所述背板上；所述主板通过所述背板将产生的时钟信号、实时控制数据、总线控制信号和低速信号分别传输至所述发射板和接收板；所述发射板将接收到的信号进行处理后输出射频或梯度信号，所述接收板根据接收到的总线控制信号按照给定参数接收磁共振信号，并将接收到的磁共振信号通过所述背板传输至所述主板。

在所述主板中设置主控单元、第一可编程逻辑器件、第一单片机和晶体振荡器，在所述发射板中设置第二编程逻辑器件和第二单片机，在所述接收板中设置第三编程逻辑器件和第三单片机；在所述第一可编程逻辑器件与第二编程逻辑器件之间以及所述第一可编程逻辑器件与第三编程逻辑器件之间分别设置32路下行控制总线、1路总线时钟信号线、1路传输同步时钟信号线、1路复位信号线、4路握手信号线和1路预留信号线以及在所述第一可编程逻辑器件与第三编程逻辑器件之间设置32路上行接收总线；在所述第一单片机与第二单片机之间以及所述第一单片机与第三单片机之间设置低速总线。

所述第一可编程逻辑器件、第二编程逻辑器件和第三编程逻辑器件均采用FPGA和CPLD中的一种。

将所述第一单片机的数据线和地址线与所述第一可编程逻辑器件连接，使所述第一可编程逻辑器件的RAM和IO口成为所述第一单片机的外部XRAM；将所述第二单片机的数据线和地址线与所述第二可编程逻辑器件连接，使所述第二可编程逻辑器件的RAM和IO口成为所述第二单片机的外部XRAM；将所述第三单片机的数据线和地址线与所述第三可编程逻辑器件连接，使所述第三可编程逻辑器件的RAM和IO口成为所述第三单片机的外部XRAM。

在所述第一可编程逻辑器件中设置用于选择采用高速总线或低速总线传输数据的标志位。

连接所述主板与背板用于传输低速信号的线缆采用422总线、485总线、I2C总线和CAN总线中的一种。

所述时钟信号包括总线时钟信号和传输同步时钟信号，所述总线时钟信号和传输同步时钟信号均设置为小于等于200MHz的信号；总线控制信号包括复位信号和握手信号；低速信号包括初始化信号和随机检测信号。