[发明专利]非易失性存储电路

说明书

技术领域

本发明涉及能够以电气方式进行写入、读出的非易失性存储电路。

背景技术

已知如下的半导体集成电路，其具备不是通过熔断器、而是通过存储器来调节电阻值的泄放电阻电路。以往，泄放电阻的调整采用如下方法：利用激光等机械地切断与泄放电阻并联形成的熔断器。因此，泄放电阻的调节只能在封装之前进行。另一方面，若使用存储器对泄放电阻进行调节，则即使在组装后也能够进行电调节，可以举出下述所示的两点作为代表性的效果。

（1）能够在被封装的状态下进行泄放电阻的调节，然后直接发货，因此能够应对客户的交货期短的要求。

（2）即使在包含因封装时的应力而产生的电气特性的变动、即由封装造成的变化的状态下也能够进行调节，因此能够实现高精度化。

通常，如果对泄放电阻的调节为一次调节，则之后不需要改写由积蓄的电荷表示的信息，因此，作为调节用存储器，能够使用采用了紫外线擦除型非易失性EPROM（Erasable Programmable Read Only Memory：可擦写可编程只读存储器）的OTP（One Time Programmable：一次性可编程）存储器。

作为以往的紫外线擦除型非易失性EPROM，已知有利用热载流子进行作为信息的电荷的写入的非易失性EPROM。以图4为例，对利用热载流子进行信息的写入的以往的非易失性EPROM的结构进行说明。

沿着选择性地形成有元件分离区域17的P型半导体基板15的一个主面形成有P阱16。在上述P阱16内，通过使高浓度的N型杂质扩散，形成源极区域18和漏极区域19。在形成有上述源极区域18和上述漏极区域19的半导体基板上隔着栅氧化膜20形成有浮栅21。在上述浮栅21上隔着第二绝缘膜22形成有控制栅23，从而构成以往的非易失性EPROM。电极配线以后（金属配线和保护膜）的结构与一般的半导体装置相同，因此省略详细的说明。

接着，对以往的非易失性EPROM的工作方法进行说明。

在写入数据的情况下，对源极和漏极之间、以及控制栅施加电压，由此产生热载流子，通过将作为热载流子的热电子注入浮栅而使阈值电压变动。该阈值电压的变动前后的状态与数字信息“0”或“1”对应。

在读出数据的情况下，对源极和漏极之间施加电位，监视与根据写入的有无而不同的阈值对应的电流大小，由此进行“0”或“1”的判定。

但是，在以往的非易失性EPROM的情况下，在该数据的读出时，对源极和漏极之间施加电位，电流流过，因此电子在源极和漏极之间移动，该电子中的很少的一部分成为热载流子，并被注入浮栅，由此阈值发生变动。因此，当重复进行读出动作时，存在数据被改写的误写入的问题。因此，在以往的非易失性EPROM中，要求降低由误写入导致的阈值变动。

在专利文献1中，为了降低由误写入导致的阈值变动，采用下述方法。图5中示出了专利文献1记载的发明的概略图。在专利文献1中，具有非易失性存储器（图5中的PM1和PM2）和读出用的两个晶体管（图5中的DM1和DM2），所述非易失性存储器具有不同的阈值电压，所述两个晶体管将与上述两个非易失性存储器的各浮栅相同的电压作为栅极电压，并采用由积蓄在非易失性存储器的电荷的量决定的状态。通过上述两个读出用晶体管，能够在读出时，不在非易失性存储器中流过电流，从而防止由误写入导致的阈值变动。

专利文献1：日本特开2001-257324号公报

但是，在专利文献1记载的方法中，虽然能够防止由误写入导致的阈值变动，但在一个存储单元中，除了阈值不同的两个非易失性半导体存储器之外，还需要两个读出用晶体管，因此增大了存储单元的面积，在成本方面也是不利的。

发明内容

因此，本发明的目的在于提供不牺牲写入特性就能够防止误写入的半导体非易失性存储电路。

在本发明中，为了达成上述目的，采用如下手段。

将单侧LOCOS偏置结构的非易失性存储晶体管用作非易失性存储元件，并对与非易失性存储元件并联连接的两组开关晶体管进行控制，由此，在写入时，使非LOCOS偏置侧成为漏极，在读出时，使LOCOS偏置侧成为漏极。在稳定状态（虽然接通了电源，但不进行写入或读出的状态）时，不对非易失性存储元件的源极和漏极之间施加电位。